卷积神经网络（Convolutional Neural Networks,CNN）作为计算机视觉的重要技术之一,在众多领域的应用越来越广泛。但是深度不断增加的卷积神经网络需要大量的计算资源和内存资源,目前往往通过高算力、高并行、高功耗的GPU作为运算平台。然而,随着物联网生态的构建,GPU显然难以满足终端节点低功耗的需求。近年来,基于ASIC、FPGA等低功耗平台的硬件加速技术的研究在不断推进,FPGA作为一款高并行、低成本、可重复编程的低功耗芯片,在网络加速上有着极大优势。为了满足在终端节点部署卷积神经网络的需求,本文基于软硬件协同设计的思想,通过分析卷积神经网络和FPGA平台的计算特点,设计了一种能够独立在终端节点上进行推理的专用网络加速平台。在软件上,为了提高FPGA平台的计算效率,将权重和激活值进行定点量化;在硬件上,为了减少缓存的占用,基于FPGA平台对本文提出的量化网络进行定制化的设计。具体方案如下:1.通过移位量化将卷积神经网络中的乘累加运算替换为移位累加运算,在保持精度的同时,提高了卷积神经网络的计算速率并降低了运算代价。在训练过程中,为了避免造成较大的精度损失,本文采用了分组量化和分步量化的策略。在分组量化中,将权重按照阈值进行分组,利用浮点权重辅助量化;在分步量化中,将权重量化和激活值量化分开,避免了训练过程中得到的局部最小值并非最优情况的发生。2.在硬件加速设计中,本文分为数据通路设计和专用模块设计两部分。在数据通路部分,为减少缓存的占用,主要设计了四个部分,分别为分块卷积设计、数据缓存设计、数据预读设计以及数据传输设计。在专用模块设计及优化部分,对卷积神经网络的主要网络层卷积层、池化层、全连接层进行了定制化模块设计,并对各个模块进行了整合。本文设计的加速方案采用了逐层计算的模式,在Cifar-10数据集上进行了测试和验证。结果表明,本文所设计的加速器在100MHZ的时钟频率下,图片分类速度可达132.23FPS,相对于原网络在ARM CPU上运行,实现了95.85倍加速,功耗2.034W,DSP使用率仅为4.09%,大大节省了片内计算资源。