模数转换器（ADC)在所有信号处理系统中占有非常重要的地位，随着工艺水平的不断进步和系统对A/D性能要求的不断提高，进一步发展了速度与精度相互折衷的流水线型模数转换器(PipelinedADC)。本文采用基于0.5^lm的标准CMOS工艺，电源电压为5V，研究设计了一个14位精度，IMHz采样率的流水线ADC，完成了其内部关键单元和整体结构的设计。在系统结构选择中，采用12级1.5位/级与最后一级为2位:Flash ADC相结合的设计，奇数子级和偶数子级由两相非交叠时钟控制交替工作，然后分析非理想因素找到系统误差源，最后通过数字校准电路对输出的数字码进行延迟校正和逻辑校准，去除了冗余位，得到完整的14位数字输出。在子级模块电路中，设计了关键单元电路，包括Sub-ADC、Sub-DAC、简单逻辑的编码电路、电容翻转型的采样保持电路、MDAC电路以及数字逻辑校准电路，在具体电路结构设计中，设计了一个具有相位裕度为57°、增益为96dB的两级全差分运放，一个转换电平约为226.7mV的开关电容比较器以及能够产生下降沿提前到来的两相不交叠时钟和快速的栅压自举开关。在整体结构设计中，整合关键单元得到所设计的14位流水线ADC，用Candance环境下的Specture工具对模块电路和整体电路进行仿真分析，结果满足系统要求，最终的性能达到了：静态特性DNL为0.175LSB，INL为1.625LSB，动态特性频谱图ENOB为13.04bit，SFDR为102.5dB，THD为95.72dB，达到了设计要求研究结果说明了本文的设计模型是正确的。