超高速数模转换器电路在宽带无线通信、有线电缆数据传输、高端测试测量仪器、光纤通讯等领域有广阔的应用前景，是相关应用领域中的核心器件与热点研究课题。本论文从系统要求出发，对采样率达到GSps以上的DAC开展研究，实现了3款基于HBT工艺的GSps DAC芯片，并取得了如下成果:　　 (1)研究了电流源失配、有限输出阻抗、互连线寄生、时钟偏移与抖动等非理想效应对DAC性能的影响。针对HBT工艺的特点，分析了影响电路性能的关键器件参数，并提出了一系列在原理图和版图设计中改善DAC性能的关键技术。　　 (2)研究了电流源开关顺序的优化策略，提出了电流源导通顺序和开关导通顺序分别优化的设计思想。在电流源导通顺序优化中，改进了传统的导通顺序，创新性的提出了一种可同时优化二进制部分和单位加权部分的设计方法，降低了由工艺梯度以及温度分布效应引起的误差;在开关导通顺序的优化中，采用了对称的开关顺序，有效减小了传输延迟偏差对DAC性能的影响。　　 (3)研制了国内采样率最高的两款12bit DAC芯片，其中DAC1的采样率达2GSps，低频SFDR大于69dBc; DAC2的采样率达3GSps，低频SFDR大于70dBc。　　 (4)研制成功了国内采样率最高的8bit DAC芯片，测试结果表明其采样率可达10GSps。创新性的提出了一种适用于10GSps DAC的高速自测试码流发生器。对比传统的解决方案，该电路具有速度快、硬件开销小、可扩展性更好的特点，有效的解决了10GSps DAC的测试问题。分析了超高速DAC中时钟串扰问题，并提出了一种减小串扰的设计方法，有效降低了时钟串扰信号。