近年来，随着集成电路设计技术的高速发展，功耗已经成为该领域中除速度、面积之外需要考虑的第三因素。如今低功耗设计从电路基本组成因素出发，在设计的各个阶段采用不同的设计以降低系统功耗，以取得最大限度的低功耗效果。本文紧跟市场发展动向，从以上应用角度出发，着力研究集成电路设计中小数乘法器的前端低功耗算法以及实现技术，并且改进了现有低功耗设计技术的一些不足之处。研究成果包括：（1）针对乘法器内部加法运算次数的优化提出一种针对定点乘法系数的编码方式，使得重新编码后的系数所含非零位最少，以此来优化乘法器内部加法运算的次数。由于该算法不需要降低系统工作时钟频率和工作电压，而是直接减少了各乘法器中加法运算的数量，因此不会降低系统工作效率；由于该算法从优化乘法器内部加法结构入手，没有引入任何的近似运算，因此不损失乘法运算精度。为了测试该算法的实际低功耗效果，文章对含有大量各种不同类型乘法器的上层应用系统进行优化，然后对优化后的系统进行功耗分析和硬件测试，测试结果为该算法对各种不同类型小数乘法器进行优化的平均结果，更具有客观性、一般性和实际参考价值。（2）针对乘法器内部各级加法运算结果位宽的优化通过对小数乘法运算的误差分析，推导出一种针对定点小数乘法器的优化算法，其能够在保证小数乘法器运算精度的前提下，减少其内部总寄存器位宽。该算法在定点小数乘法器内部各级加法结果中，预先计算出在最终运算结果中将要被缺省掉的数据末位，直接在各级结果中缺省，以此来减小乘法器的总位宽。由于该算法缺省掉的是本应在最终结果中缺省的数位，因此不会对小数乘法运算产生额外的误差；由于该算法只需搜索乘法器系数中“1”的排列和位置进而进行右移缺省操作，因此其具有运行速度快，占用资源少，简单易行的特点。文章对小数乘法器优化后，进一步对其上层应用系统，插值滤波器进行优化，优化后滤波器的工作特性基本没有发生变化，但所含逻辑单元数明显减少。接下来，更进一步对含有一些数字处理模块（例如滤波器、混频器、DSP等）的射频电路进行优化，优化后射频电路的功耗分析与硬件测试结果均取得了期望的效果。文章逐步给出了该算法由底层到高层的具体开发过程，具有实际参考意义。（3）双重优化算法基于以上两种优化算法，文章提出一种可以同时优化乘法器内部加法运算次数与各级加法运算结果位宽的，具有双重优化作用的低功耗算法。该算法先对乘法系数进行优化编码，以此来减少乘法器内部加法器的数量，再根据优化后的系数在各级加法结果中计算并且直接缺省掉本应在最终结果中缺省掉的数据末位，以此来优化乘法器总位宽。在算法实现上，保存第一次优化的运算结果，为第二次优化所用，大量节省了第二次优化的计算量，提高算法整体运算速度和工作效率。双重优化算法使得两种不同算法具有良好的匹配性，相比于二者的直接结合具有更高的工作效率以及更优的实际低功耗效果。（4）算法的实现技术文章针对现阶段低功耗设计中优化逻辑自身的功耗和面积进入被优化系统从而抵消系统整体优化效果的问题，提出了一种全新的实现技术，使得优化后的乘法器具有优化算法的低功耗效果，同时又避免引入算法自身的逻辑单元。对于含有乘法器的系统，系统的参数和特性一旦确定，其内部各乘法器系数也将确定。因此在乘法器综合之前根据已经确定的系数进行优化运算，再以优化后的系数参与各级加法运算并进行缺省操作，这样可以避免优化算法自身的逻辑单元引入优化后的乘法器。在算法实现级，该技术进一步提升了优化算法的实际低功耗效果，并且改进了现阶段低功耗设计中的问题。（5）系统级低功耗设计技术基于前面得出的最优算法和实现技术，在系统应用层面，针对系统内部各种不同类型的乘法器，选取与之匹配的优化算法和硬件实现结构，进一步进行优化。在算法选取上，对于整数系数乘法器，优化其内部加法运算次数；对于系数小于1的小数乘法器，进行双重优化；对于系数大于1的小数乘法器，将整数部分和小数部分分别进行以上两种优化。在硬件实现结构的选取上，大量的实验结果表明，乘法系数中所含“1”的个数不大于4时，采用串联累加结构；反之则采用循环累加结构。系统级优化技术使得乘法器的低功耗效果得到进一步提升。通过本文对集成电路设计领域中乘法器低功耗设计技术的研究，在算法上给出了针对其内部加法运算数量以及加法结果位宽的优化算法；在实现上给出了一种全新的实现技术，能够改进现阶段低功耗设计中存在问题；在系统应用上给出了不同优化算法和硬件实现结构的匹配技术。本文对集成电路前端设计领域中乘法器在不同层面所进行低功耗设计具有一定的参考和借鉴意义。