近年来,基于卷积神经网络的目标检测算法在工业、农业、军事等众多领域得到广泛的应用。为了适应复杂多样的应用场景,目标检测模型的结构逐渐复杂,模型参数量、计算量迅速增长,使得算法部署到低功耗嵌入式设备的难度增大。因此本文基于可编程、高能效的FPGA设计了一种低功耗、高吞吐的目标检测加速器,在嵌入式设备上实现了高效的目标检测系统。本文展开了目标检测加速器的系统研究,通过建立Xilinx ZCU104平台的Roofline模型,对多种目标检测模型的参数量、结构和速度进行了分析。根据算法在平台上的预估计算性能,选定YOLO v2算法完成加速器设计。更进一步的,面向FPGA对YOLO v2算法进行优化,通过层融合简化算法的前向推理过程,采用动态定点表示法对网络参数进行了量化,缓解了浮点型数据和运算带来的运算压力和存储压力。针对算法卷积循环优化展开研究,确定了输入特征图通道与输出特征图通道相融合的循环展开方式以及输出特征图数据复用的循环交换方式,提高了目标检测加速器系统的并行性和计算效率。最后,基于片内异构计算设计了一种软硬件协同处理机制和系统架构,分别利用ARM与FPGA的不同优势完成算法不同层的运算,并设计了加速器系统的数据通路。接下来,本文设计了一种高效普适的加速器IP核,实现了YOLO v2任意运算层的加速。具体的,采用循环展开、循环分块、乒乓缓冲和多通道数据传输等方法设计加速器IP核中的相应功能模块,优化数据传输,减少传输延时,提高了加速器的数据吞吐量。最后本文使用高层次综合工具优化加速器IP核的实现,并在Vivado中完成目标检测系统的Block Design,进而将比特流、权重等文件导入FPGA中实现PS端的相应功能,集成完整的目标检测加速器系统。本文在Xilinx ZCU104平台上进行实验,验证了本文设计的功能正确性,并对功耗与性能进行分析对比。实验结果表明本文设计的目标检测加速器可以在功耗为3.98 W的情况下达到28.3 GOPS的吞吐量,实现了7.1 GOPS/W的能效,其能效是使用CPU（GPU）完成YOLO v2运算的108（23.48）倍。与其他相关研究的对比表明,本文设计的CNN加速器在吞吐量和功耗方面取得了有竞争力的表现,满足了嵌入式平台应用场景的要求。