随着信息科技的持续发展,高性能Delta-Sigma ADC的需求与日俱增。因为离散时间Delta-Sigma ADC对时钟和工艺更加不敏感,所以具有很高的应用和研究价值。离散时间Delta-Sigma ADC系统由调制器和降采样滤波器两部分组成,其中降采样滤波器是数字滤波器,而ADC的核心模拟电路均位于调制器。因此本文便设计了一种应用于仪器仪表的Delta-Sigma调制器。论文主要工作包括:在深入研究过采样、噪声整形技术的基础上,对比分析了Delta-Sigma调制器的几种常用结构。在系统设计层面,基于离散时间架构,提出了一种单环前馈4阶4比特量化的设计方案。首先进行了系统参数的设计,为了能够达到良好的系统稳定性,通过设定噪声传输函数的极点z=0.91为边界条件来进行计算,并且利用理想Simulink模型进行了验证。其次考虑到实际电路应用情况,需要对各种非理想因素进行验证。针对每一种非理想因素,均单独进行建模并与理想模型进行仿真对比,完成定量评估,为电路级优化设计提供依据。最后对DWA算法进行了建模验证,仿真了系统在经过DWA算法校正时,有效位数和电路谐波的改善情况,其仿真结果表明,DWA校正之后的模型有效位数显著提高,因此对于高性能调制器系统设计而言,DWA校正是必要和有效的。在电路设计层面,本文基于模块化设计方式,分别设计和仿真了量化器、反馈DAC、积分器、时钟产生电路和前馈求和加法器。其中,量化器使用速度占优的Flash ADC,并重点设计了其中的比较器电路,优化了量化速度,使其误差更小,仿真得到系统失调217μV,随机误差失调1.67mV;反馈DAC利用温度计码代替传统的二进制控制,实现了更小的DAC非线性;积分器采用带延时的SC积分器,其中重点设计运放电路,采用带增益提高级的电路结构,实现了122dB的高增益;时钟电路在输入1MHz的情况下,准确输出了45%占空比的非交叠时钟;而前馈求和加法器则采取了有源加法器,性能比无源的类型更有优势。针对调制器整体电路的仿真结果表明,在输入幅度0.7V、频率1.77kHz的正弦波条件下,可实现OSR 32时调制器有效位数达14.85bits,SNDR达91.16 dB。在输入频率更低时(305Hz),电路能够实现效位数15.23 bits,SNDR 93.4dB的更优结果。