该文设计了一个高速、低功耗的流水线结构模数转换器(ADC)。该ADC采用了每级1.5位的冗余数字校正技术,由11级流水线结构组成,降低了对比较器精度的要求,同时兼顾了转换的速度和功耗。 在ADC结构选取的理论分析上:从影响ADC性能的各种非理想因素入手,在逐一改善这些非理想因素影响的过程中得到电路的具体结构。在电路的设计上,详细分析、设计并仿真了最影响ADC性能的两个电路模块-运算放大器和比较器:1、运算放大器采用了可以提高运放增益同时不影响运放单位增益带宽的带增益增强的套筒式结构,合理的分析和设计完全避免了该结构的慢的建立特性的缺点,同时比起其它结构有更小的功耗;2、每级子模块中采用了没有直流功耗的差分对动态比较器,具有更好的综合性能。上面两个模块的低功耗设计也降低了整个系统的功耗。设计中还采用了电荷泵将时钟信号提升到5V以降低NMOS开关的导通电阻并减小电荷注入的影响。ADC中每个模块都通过了功能仿真,达到了所需要的性能指标。整个系统的主要指标为:分辨率为12位、最高采样率为40Ms/S、功耗约为85mW。这个设计的目标是适用于视频信号处理或者作为SOC芯片的一个IP模块。