随着半导体工艺的进步,CMOS集成电路的工作速度和复杂度也随着增加,作为现代电子系统中的关键模块,模数转换器(Analog to Digital Converter,ADC)需要具有很高的性能。全并行ADC(Flash ADC)是所有模数转换器结构中速度最快的也是最简单的,可以应用于超宽带(Ultra Wide Band,UWB)无线通信系统、磁盘读取通道(PRML read channel)系统、光盘驱动器(DVD)、全球卫星定位系统(GPS)、高速仪表等要求高速而对分辨率要求不高的场合。　　本文设计了一个分辨率为6比特、采样速率为1GS/s的超高速模数转换器。采用无采样/保持电路的全并行ADC结构,整个系统包括电阻阶梯、电压比较器、编码电路和输出缓冲电路四个部分。在电路设计上,着重对电压比较器和编码电路进行改进和简化。电阻阶梯用来产生63个等间隔的参考电压,输入模拟信号以并行的方式与这63个参考电压同时进行比较。比较器采用预放大级、正反馈判断级、输出缓冲级的三级结构。使用交叉耦合对晶体管作为比较器中预放大器的负载可以减小输入电容和获得较大的带宽,同时采用自偏置差分放大器作为比较器的输出缓冲级可以使输出电平迅速转换到数字逻辑电平,这有利于提高比较器的速度。在编码方式上,先将比较器输出的温度计码转换成格雷码,最后再将格雷码转换成二进制码输出,这不仅能减小ADC的功耗和电路硬件开销,对比较器中存在的泡沫错误和亚稳态效应还有很好的抑制作用。　　本文基于SMIC0.18μm CMOS混合信号工艺进行设计,利用Cadence EDA工具对电路进行仿真,仿真结果表明在输入信号频率为13.672MHz,采样速率为1GS/s时,有效位为5.87比特,在1.8V的电源电压下,功耗仅为28mW。整个系统电路版图面积为0.473mm2。