随着集成电路纳米时代的到来，集成电路设计技术和制造技术的联系越来越紧密，不考虑工艺偏差因素的成功电路设计已经变的不可能，于是出现了一个新的研究领域——可制造性设计技术。可制造性设计关注的两个关键问题是工艺中的光刻和化学机械抛光两个环节对于芯片良率的影响，在考虑这些影响的基础上，通过改变和优化设计，使得电路的可制造性得到改进，这些改变包括电路结构上的，电路版图上的以及掩模制造过程中的。　　 本文所关注的是光刻工艺过程中一种常用的光刻分辨率提高技术——光学邻近效应校正。纳米集成电路时代的光刻早已变成了亚波长光刻，光波的干涉和衍射效应使得晶圆上的图形和版图图形的差异越来越大，各种光刻分辨率提高技术被应用到掩模制造过程中。基于模型的光学邻近效应校正作为最重要的光刻分辨率提高技术之一，已经成为掩模制造的必需步骤。然而，它同时也耗费了大量的时间，并占用了巨大的数据存储量，成为了掩模制造中的瓶颈。　　 本文提出了一种新颖的对标准单元的光学邻近效应校正结果进行复用的方法，并通过将传统标准单元中的所有逻辑功能通过13种单元的组合来实现，得到了一套可制造性强的精简标准单元库，从而使OPC复用技术得以有效实施，并将在很大程度上提高版图数据处理和掩模制造效率，降低掩模数据存储量，同时，通过对经过OPC预修正的标准单元进行光学仿真还可以进行更准确的特征化参数提取，建立新的用于物理设计的标准单元库文件，从而减少了设计迭代次数，提高了电路性能和流片成功概率。精简标准单元库中单元的电气仿真结果表明其在面积，速度，功耗方面与多种主流的结构化ASIC电路相比有明显的优势。