锁相环频率合成技术在上世纪40年代初根据控制理论的线性伺服环路发展起来后，其低噪声跟踪特性得到人们的高度重视，发展越来越快，现在已经被广泛的应用在电子和通讯产品领域中。随着通讯技术的发展，要求锁相环频率综合器有更快的锁定时间，更小的功耗和面积，同时对频谱纯度和相位噪声也提出了更高的要求。 本文首先简要介绍了锁相技术的历史、发展，及其现状与研究方向。第二章对锁相环的原理、各个模块的特性(鉴相器、电荷泵、低通滤波器、压控振荡器)及电子器件的噪声进行了详细的介绍，并且分析了各个子模块的结构及其非理想特性和噪声因素。第三章在通过对E1系统及国际电讯联盟通讯协议G.703和G.823的分析，提山了锁相环频率综合器的设计准则，并完成了锁相环系统级的设计。第四章详细介绍了锁相环频率综合器各个子模块的设计，详细说明了各个模块中提山和应用的用来消除或减小非理想特性和噪声因素的技术。第五章介绍了对锁相环频率综合器系统级和子模块的仿真方案和仿真结果，充分说明了该设计满足了国际电讯联盟的协议规范，并在第五章的后半部分给出了该设计的版图。 本文设计的应用于ITU-T提出的基于2048kbit/s传输速率的E1系统的锁相环频率综合器，采用上海中芯国际SMIC0.35umDual-GateCMOS工艺实现，电源电压3.3V，设计输出频率为128MHz。该锁相环频率综合器的相位噪声为-89dBc/Hz@100kHz，很好地满足了ITU-T通讯协议G.703和G.823中抖动和相位噪声的要求。