本论文的目标是16位逐次逼近型模数转换器(Analog-to-Digital Converter,简称ADC)芯片的前端设计和研究。随着计算机技术、信号处理技术和微电子技术的迅速发展,不断涌现出新的先进的电子系统。这些系统可广泛地应用于处理连续时间信号,包括语音、声音、医学成像、雷达、仪器仪表、消费电器、远程通讯等。由于数字集成电路技术的迅猛发展带来了前所未有的高复杂信号的处理能力,所以人们希望把模拟信号转换为数字信号来处理,最后再转换为模拟信号。在比较了各种ADC的结构和优缺点之后,综合考虑到转换速率、精度和功耗等方面的因素,本文采用逐次逼近型(successive-approximation)的结构。随着转换精度即位数的提高,大部分基于电容的逐次逼近型ADC都需要很大的电容,这将使得芯片面积非常巨大。另外这些大电容还将大大限制芯片的工作速度。本文所设计的带分压电容的电荷重新分布数-模(D/A)结构,使其中D/A转换器电容面积比传统结果大大减少,进而减轻电容占绝大部分芯片面积所带来的困扰。本文主要包括电路设计与仿真以及版图的实现等工作。本文侧重于其中的关键单元如电荷重新分布D/A、低失调比较器、误差校准电路以及最后的版图设计和验证等等。另外,在模拟数字混合信号单芯片实现过程中,混合电源噪声、串扰以及电路的非理想特性,工艺偏差等等都是限制转换器精度的关键因素,所以在电路设计和最后的版图布局都对它们进行了认真考虑。文中所述结构的逐次逼近型ADC在0.6um Bi-CMOS工艺下实现了单芯片设计。转换时间为5us。整个芯片在5伏电源、200KHz时钟频率下的功耗为100毫瓦。较好地实现了设计目标和要求。在第2章中,介绍了ADC的原理、各种类型和性能指标,并对各种结构的ADC进行了一些比较;文章第3章提出要设计的ADC的指标,并就逐次逼近(SAR)ADC转换器原理和电荷重新分布ADC的工作过程进行了描述;第四章对ADC中主要的电路比较器、子DAC和误差校准电路的设计进行了具体的介绍,并给出部分仿真结果。第五章简要地介绍了版图设计方法和设计芯片版图时需要考虑的问题,并给出所设计ADC的主要模块的版图。第六章是对论文进行了总结。