锁相环路PLL(Phase Locked Loop)是一个能够跟踪输入信号的闭环自动控制系统。它在无线电技术的各个领域都得到了很广泛的应用。随着集成电路技术的不断发展,锁相环路也逐渐变成了一个成本低、使用简便的多功能组件。目前,锁相环路主要应用在调制解调、频率合成等各个领域。锁相环路将参考信号与输出信号的相位进行比较,产生一个相位误差电压来调整输出信号的频率,使之与参考信号的频率一致。本论文首先对锁相环路的原理进行了介绍,在此基础上分析了PLL和DDS这两种合成技术的优缺点,结合这两种方法的特点提出了一种新的频率合成方法。PLL具有控制灵活、体积小、成本低和输出频率高、频带宽、频谱质量好等优点,但是频率分辨率受输出频率的限制,不能做的很高。DDS输出信号的频率分辨率很高,但是受数字电路的限制,输出频率不能做的很高,且输出的噪声比较大。本文提出PLL与DDS相结合组成环路,DDS的输出作为PLL环路鉴相器的参考信号,最后的输出由PLL环路完成。这样可以充分利用DDS的高频率分辨率和PLL的输出频率质量好的优点。最后对设计的系统进行仿真和设计实际电路及测量分析,通过测量调试设计的电路能够达到设计的指标要求,满足实用需求。