随着片上系统(SoC System-on-a-Chip)的广泛应用和半导体CMOS工艺的进步,要求模拟电路的电源电压随着数字电路同步降低。以通信和消费电子为代表的手持设备对芯片的功耗要求十分苛刻,因此,低功耗高性能的模拟电路设计越来越成为研究的热点。模数转换器(ADC Analog-to-Digital Converter)是现代混合信号处理系统中连接实际模拟信号和数字信号处理的核心组成部分,在先进的制造工艺下,半导体器件的尺寸逐渐减小,MOS管的本征频率在不断上升,本征增益持续下降,并且逐步降低的电源电压也极大地制约了模拟电路的性能。因此,在低电压和深亚微米工艺下实现低功耗高性能ADC的设计成为挑战。本文基于准4G无线移动通信LTE系统的应用背景,要求在中芯国际(SMIC) 65nm CMOS逻辑工艺下设计一款10bit分辨精度,采样率达100MHz以上,有效比特数大于9bit的流水线结构ADC。本设计从低功耗的设计目标出发,在介绍了流水线ADC的主要性能参数及非线性误差来源后,着重分析了流水线ADC的功耗构成。在功耗分析的基础上,讨论了常用的一些ADC低功耗设计方法,去除传统结构中的采样保持电路以降低功耗,进而选用了运放共享和电容共享技术作为本设计的突破口。根据此技术设计了晶体管级的电路,通过分析优化,并进行仿真验证,最后完成了该流水线ADC的版图设计。最终通过后仿验证可得该流水线ADC在150MHz采样,输入信号为23MHz的情况下,有效比特数可达9.8比特,无杂散动态范围为78dB,且功耗仅有22mW,满足了LTE系统手持设备的应用需求。本文研究成果对于深亚微米工艺下,尤其是纳米级工艺下的模拟电路及版图设计均有很好的参考价值,并对于低功耗ADC的设计,如运放共享和电容共享技术,进行了深度探索。