随着深度学习算法的普及应用,人工智能对算力提出了更高要求,传统的CPU架构无法满足深度学习对算力的需求,因此,具有海量数据并行计算能力、能够加速计算处理的人工智能芯片应运而生。针对这种规模大又复杂的设计,如何寻求一种更加高效的、完善的验证方案,成为了国内外IC行业研究的重点之一。本文是对某款嵌入式视觉处理器进行系统级的应用验证,旨在帮助验证处理器系统功能的正确性并提供一些性能数据帮助设计者去优化改善设计。通过对目前主流验证技术的分析,再结合实习公司所提供的资源,探究出一个高效的验证方案。基于HAPS-80 S26的FPGA原型验证平台,结合软件仿真和ZeBu调试的验证手段,对处理器所支持的卷积神经网络算法进行软硬件的协同验证。软件仿真验证平台采用了基于覆盖率驱动的随机验证方式,对CNN Engine的HLAPI进行了全面的验证,最终验证的功能覆盖率达到100%,证明了处理器的功能的正确性。对于FPGA原型验证平台,某款处理器在进行代码移植操作后,时钟频率为30MHz,最差建立时间和最差保持时间的裕量分别是0ns和0.023ns,满足时序要求。FPGA资源的利用率均未超过50%。总功耗为5.104w,静态功耗为2.732W,动态功耗为2.373W。对主流的35个卷积神经网络模型进行了测试,测试结果正确,并且取得了不错的基准测试结果,以AlexNet为例,在120张图像的测试下,FPS可以达到2.21。验证结果表明该FPGA原型验证平台设计思路正确。最后,探究了Ze Bu仿真平台的调试功能,总结了三种波形转储方法,分别是Dynamic-Probes、QiWC和FWC,有效地提高对处理器验证的效率。本文成功完成对预期验证目标的验证工作。