数据加密系统伴随着人类对于信息安全的重视下产生和发展。加密系统的理论核心是加密算法。加密算法在历史的检阅中不断更新换代。目前被业界广泛采用的对称加密算法是AES(Advanced Encryption Standard)算法。他的安全性能够确保近20年内不能被破解。加密算法的实现有多种方式,通过硬件来实现加密算法性能上能够得到很大的优化。在加密数据量比较大和实时性要求比较高的场合得到了广泛的应用。对比ASIC(Application Specific Integrated Circuit)和FPGA(Field Programmable Gate Array)实现的复杂度与成本,最终本文选择重点描述FPGA实现AES加密算法,同时介绍了ASIC实现AES算法简单流程。本论文主要解析AES加密算法结构,对算法中重复使用的子模块进行详细分析与优化后,用Verilog语言来描述算法的硬件实现。在硬件实现过程中,考虑到加密的性能最大化,对于算法中复杂模块进行了单独优化设计。论文还对每个模块给出了子模块原理图和RTL(Register Transfer Level)级综合结构图。AES算法实现最终以IP核的形式固定接口信号,接口时序和内部实现。为了提供系统的稳定性,论文对硬件实现的每个模块进行验证。同时对加密系统整体上给出两种验证方式:FPGA平台设计解密核验证和上层语言平台设计AES加密验证。本论文最后分析了AES算法实现的性能和占用资源情况以及性能瓶颈。同时给出了算法在FPGA和ASIC上的应用实现。