全扫描测试是最有效和流行的可测性设计技术之一。全扫描测试技术将时序电路的测试产生问题转化为组合电路的测试产生问题,降低了测试生成的复杂度,并提高了故障覆盖率。但是,测试应用时间、测试数据量和测试功耗都大大增加。全扫描测试技术的测试应用时间依赖于扫描链的长度。压缩扫描测试结构依靠引入扫描链并行模式减少了大量测试应用时间,考虑到外部扫描端口与内部扫描链之间的关联性制约,如何在输入端桥接外部扫描输入与内部多条并联扫描链是一个较为复杂的问题且不得不折中考虑其它因素。对此,基于扫描单元相容性构造的扫描测试结构应运而生,一种是测试向量在不同相容类的扫描单元之间以扩散方式传递,如扫描树技术；另一种是测试向量在同一相容类的扫描单元之间以数据拷贝的方式传递,如DCScan结构。它们都极大地降低了测试应用时间与测试功耗。本文基于扫描树结构和DCScan结构展开研究。针对扫描树测试结构中树形扩散扫描方式存在的三个问题：冗余功耗较大,输出端口太多,测试响应压缩容易产生别名,本文提出了一种低硬件开销的动态扫描树结构。该结构通过扫描链阻塞和输出路径的动态重组,解决了上述问题,并兼容多扫描链压缩器。实验结果表明了该结构的性能,对于ISCAS’89标准电路,对比原扩展相容性扫描树结构,在测试响应的数据量最多平均减少97.19%时,测试功耗平均降低36.4%；在测试响应的数据量平均减少88.77%时,测试功耗平均降低69.6%。针对基于扫描单元相容性构造的扫描测试结构中测试响应同步输出引发的问题,本文提出了分时激活扫描输出方法。在动态扩展相容性扫描树结构中,分时激活输出能在保持最少输出时降低大量的功耗；在DCScan结构中,分时激活输出方法极大地减少了输出端口数,并降低了扫描移位时的峰值功耗。