随着无线通讯和便携式电子产品的发展,电路功耗问题已成为集成电路发展的瓶颈。时序逻辑电路、组合逻辑电路(加法器、乘法器等)以及存储器(包括内容可寻址存储器等)不仅是通信电路的重要组成部件,也是现代微处理器的核心,是进行数字信号处理时消耗能量最多的部件。绝热电路是一种新型低功耗电路,目前典型的绝热逻辑电路有PAL-2N、2N-2N2P、ECRL、CPAL和CAL等,均获得了显著的功耗节省。单相绝热逻辑电路由于其时钟树易产生,得到了广泛的重视。传统绝热电路在空闲状态下也存在对节点电容的充放电能耗。类似于传统CMOS电路,可以在绝热电路中引入功控技术,以减小绝热电路在空闲状态下的能耗损耗。本文以时序电路、组合电路以及存储器这三类电路作为研究对象,研究单相绝热电路的设计方法,并探索单相绝热电路的功耗减小技术。随着工艺尺寸的减小,漏功耗占总功耗的比重越来越大,已不可忽视。因此,本文也对绝热电路漏功耗减小技术进行了初步探索。以CPAL逻辑时序电路作为例子,提出了单相多阈值功控方案,期望以此减小绝热电路在休眠模式下的泄漏功耗。最后本文选择若干典型电路,进行版图设计和验证。采用TSMC CMOS 0.18μm工艺,使用Cadence公司的Virtuoso Layout工具进行全定制手工版图设计,Mentor公司的Calibre工具进行版图寄生参数提取,HSPICE进行版图后仿真。结果显示所设计的单相绝热电路具有正确的逻辑功能,且具有较低的功耗。