近年来,半导体光电集成器件由于其集成度高、信息量大、速度快等优点已成为众多高校和学者的热门研究课题。混合光电集成器件将光子器件与电子器件分别制作并利用金属键合等工艺进行互联,其具有面积大、寄生效应明显及制造成本高等缺点。本文提出了一种具有良好高低压隔离、高低压兼容和工艺兼容的APD与BiCMOS器件的单片集成方案,能够有效的改善混合光电集成器件的不足。首先,本文围绕将高工作电压的APD与低工作电压的BiCMOS器件单片集成在同一片硅衬底上时面临的高低电压兼容与隔离、工艺兼容等问题展开讨论和研究,并提出单片集成结构方案。其次,利用Silvaco TCAD仿真设计单片集成器件中的APD、NPN、NMOS以及PMOS基本器件结构参数,并对器件结构进行性能仿真分析。在研究过程中发现,单片集成器件中APD的非理想n⁺p结的高边缘电场在很大程度上影响了APD的探测效率。在目前已查阅到的国内外文献中没有关于这个问题的讨论和研究,本文通过引入金属场板终端耐压结构来研究n⁺p结的高边缘电场影响APD的探测效率的问题。仿真结果表明,引入金属场板后,APD的击穿电压为210V,工作于180V偏压下时,APD具有较高灵敏度,在1.06μm处,光谱响应度为0.31A/W/cm²,外量子效率为36.3%,两者较未加金属场板时均提高7.75倍,这表明引入金属场板终端耐压结构,降低了APD中n⁺p结的高边缘电场,有效提高了APD的探测效率。此外,仿真结果表明单片集成器件中的BiCMOS器件NPN的BV_CEO为10V,BV_CBO为24V,最大电流放大系数β_B为56.9098,最大特征频率f_T为1.2GHz;NMOS的V_th为0.7V,BV_DS为12V;PMOS的V_th为-1.4V,BV_DS为-14V,基本满足设计指标。最后,基于FAB工艺生产线对单片光电集成器件进行流片实验并对器件初步流片结果进行了测试。获得部分测试结果为:APD的击穿电压很低,约为160V,初步分析了可能出现的原因;NPN的BV_CEO约为13V;NMOS的V_th为0.6V,BV_DS约为10V;PMOS的V_th为-1V,BV_DS约为-11V。