传统的分层共享总线已不能满足未来高性能嵌入式系统的I/O性能需求和快速高效的信号处理与数据传输。于是出现了RapidIO互联技术,其高带宽、低延时、高效率及高可靠性的优点能为嵌入式系统互联通信提供理想的解决方案。正是基于高速串行总线RapidIO的诸多优点,在某款高性能SoC设计中,将RapidIO作为接口,以满足系统应用需求。本文对软硬件协同设计与验证的方法进行了研究,并对设计的RapidIO IP核在两种平台下进行验证。论文在深入研究RapidIO协议的基础上,概述了RapidIO IP核的设计,包括RapidIO系统内部逻辑及传输层模块、寄存器组模块、寄存器管理模块、物理层模块、时钟与复位模块、用户模块的设计。论文重点对RapidIO IP核的验证方法进行了研究,首先设计了验证规范,构建了以RapidIO IP核为核心的虚拟验证环境、FPGA验证环境。在此基础上开发验证用例,采用软硬件协同方法在虚拟验证平台和FPGA平台上实施验证。验证结果表明,IP核功能正确并符合RapidIO2.1协议版本对串行协议的描述。验证达到较高的信号和功能覆盖率,其性能指标和理论分析一致,为基于RapidIO IP核的SoC芯片设计与验证奠定基础。