论文部分内容阅读
横向高压功率器件因其易与标准CMOS工艺集成的优点,成为制作单片开关电源控制芯片的首选,但相比于纵向器件,其导通电阻较高且版图面积较大。为缓解上述问题,本文基于RESURF技术研究了一种具有多级浮空场板的Triple RESURF器件结构,该结构具有击穿电压高、导通电阻低、工艺复杂度低、可扩展性能好等特点。本文设计的Triple RESURF LDMOS采用的多级浮空场板结构,利用电容耦合效应将源漏两极的电势差近似线性的叠加在漂移区表面,提高器件表面击穿电压,且避免了阻性场板产生的高泄漏电流。而隔离式的Triple RESURF结构,将处于N型漂移区内部的P型深阱与源极P-body层相连通,不仅能有效降低器件的导通电阻,还可增加器件的可扩展性。利用耐压解析模型得到,在漂移区HVNW、DPW、BNW的结深比例为1:2:7,掺杂浓度比例为1:0.598:0.072时,器件具有最优的关态击穿电压。利用二维仿真分析得到,当每级场板长度LFFP=4μm,衬底浓度Npsub=1×1014 cm-3,漂移区注入剂量DHVNW=2.6×1012 cm-2,DDPW=3.0×1012 cm-2,DBNW=1.0×1012 cm-2,漂移区长度Ldrift=70μm时,LDMOS具有关态击穿电压793 V,比导通电阻128.5 m?.cm2的最优化性能,较相同耐压下常规偏移场板结构的比导通电阻降低20%。解析结果与仿真结果具有良好的一致性。本文设计的Triple RESURF JFET与LDMOS的工艺兼容,且缩减的源极宽度使JFET具有较高的开态击穿电压。二维仿真结果显示,当源极宽度为9.6μm,栅极DPW版图间距为3.5μm时,JFET具有关态击穿电压774 V,开态击穿电压600 V,夹断电压20 V至25 V的较优性能。仿真结果最终通过了流片验证。本文设计的具有LDMOS与JFET复合功率器件结构的高压启动电路,将JFET的夹断电压作为LDMOS的栅极电压,解决了常规电路中耗尽型LDMOS的静态功耗高、JFET的延迟时间长的问题,而基于Triple RESURF结构的复合功率器件不仅不占用额外的版图面积,还避免了两种器件间的相互干扰。二维仿真结果显示,在JFET栅极DPW的版图间距为3.5μm,源极宽度为20μm,充电电容C1为1μF,目标电压为12.1 V时,复合功率器件的高压启动电路延迟时间为20 ms,较相同条件下的JFET减小了50%;在漏极电压为700 V,功耗电阻R1为2 M?时,静态功耗为8.7 mW。仿真结果与流片结果具有良好的一致性。