模数转换器作为自然信号与机器信号沟通的桥梁,一直伴随着社会日益增长的需求快速发展。进入21世纪以来,流水线模数转换器凭借着高分辨率、高采样率和结构简单等一系列优点被广泛应用于纳米级CMOS系统中,其具有广阔的发展前景。因此研究高分辨率、高采样率、低功耗的流水线模数转换器具有重要的意义。论文首先介绍了各主流模数转换器的结构以及工作原理,并对比分析了全并行模数转换器、两步式模数转换器、逐次逼近型模数转换器以及流水线模数转换器的工作原理和优劣势。分析了流水线模数转换器的主要参数,研究了模数转换器的非理想因素。基于理论分析,建立了模数转换器Simulink模型,实现了LMS数字校准算法。在电路设计阶段完成了关键性的采样保持电路和Sub-ADC电路。为减小芯片面积,采样保持电路采用翻转式开关电容结构,设计了一种用于采样保持电路的新型的自举开关,相较于传统自举开关减少了电容使用数量。Sub-ADC模块中采用电容开关动态锁存结构比较器,实现了比较精度高,工作速度快的目标。论文在折中考虑设计复杂度和功耗的情况下,在MATLAB平台上实现了带有后台校准算法的12位100MHz采样率的模数转换器模型,仿真结果表明校准后输出的有效位数达到了11.4bits,静态参数由校准之前的DNL=-1/+2.3LSB,INL=-1.5/+2.2LSB,上升到校准之后的DNL=-0.31/+0.36LSB,INL=-0.2/+0.24LSB。基于SMIC 40nm工艺,根据MATLAB模型给出的设计参数,在Cadence的Virtuoso平台上完成了12位流水线模数转换器的采样保持电路及Sub-ADC电路的设计工作,在电源电压1.2V,输入频率为4.20MHz的全差分正弦波情况下,得到采样保持电路的输出有效位数为11.8bits。设置输入频率靠近奈奎斯特频率点,取频率为49.12MHz的全差分正弦波作为输入,得到采样保持电路输出有效位数为11.4bits。对Sub-ADC相关电路仿真,结果显示Sub-ADC中比较器分辨率为55μV,满足设计要求的292μV,Sub-ADC的输出逻辑符合布尔函数,表明本设计满足系统指标要求。