慢速内存访问成为提升网络处理器系统性能的重要瓶颈之一,因此SDRAM控制器性能的高低对整个网络处理器系统至关重要。本文的设计思路将SDRAM控制器设计划分为两个阶段:第一阶段:单核处理体系结构中SDRAM控制器的实现;功能上保证片外SDRAM能够正确响应来自单个主机的初始化、读、写、突发式读写、刷新、预充电、掩码等操作。第二阶段:多核共享体系结构中SDRAM控制器的实现;本文采用异步FIFO结构实现对各个多处理器发送指令的存储;同时基于顺序机制、轮循机制两种仲裁策略,准确及时地实现多个主设备的访问请求;最后采用行列地址宽度可配置技术实现SDRAM控制器的通用性。接着考虑到仲裁算法对整个系统性能的影响,本文采用一种可提高内存访问性能的优先级分层仲裁策略,并通过隐藏Bank预充电时延提高内存访问效率。论文完成了多核共享内存的SDRAM控制器设计和各模块的硬件语言描述,完成了模块级和系统级的功能仿真,并在FPGA平台上进行了验证。结果表明,SDRAM控制器能很好地与片外SDRAM协同工作,同时采用延时隐藏策略的SDRAM控制器性能提升最大可达40%,改善明显,并支持多种不同大小片外SDRAM,具有很好的灵活性。