论文部分内容阅读
介绍了工作在1．8V的8位125MHz流水线A／D转换器，采用了低功耗的增益自举单级折叠级联运放，器件尺寸逐级减小进一步优化功耗．为消除不匹配造成的相位遗漏与重叠，每级均有独立的双相不交叠时钟发生电路，并由一全局的时钟树驱动．输入频率为62MHz的信号，以125MHz时钟采样，可获得49．5dB(7．9位有效精度)的信号与噪声及谐波失真比(SNDR)，功耗仅为71mW，电路用0．18pmCMOS工艺实现，面积为0．45mm。