功耗延时积相关论文
Majority(MAJ)运算和反相(INV)运算组成完备集,数字逻辑电路可以用基于”MAJ/INV”的MI(Majority-Inverter)逻辑来实现.三输入MAJ......
电流模式敏感放大器是提高大容量SRAM性能的有效方法.介绍了在SRAM中应用传统的电流模式敏感放大器设计,在现阶段研究的基础上提出......
为了有效地解决困扰现场可编程门阵列发展的功耗延时积问题,采用集成电路互连的分段式结构和低压摆电路,提出了一种基于互连的最优......
采用0．13／xm标准CMOS工艺，全定制设计实现了一款8kB（8k＊8bit）的高速低功耗静态随机存取存储器（SRAM）。分析了影响存储器性能和功耗的原因，并......
为了降低FPGA互连结构的功耗,针对目前FPGA普遍采用的通用互连结构,提出了快速结构评估框架—FDPAef,建立了功耗延时积的逐级优化......
描述了一款适用于超长指令字数字信号处理器的64位加法器的设计。该加法器高度可重构,可以支持2个64位数据的加法运算、4个32位数......
为了提高算术逻辑部件的性能,采用多米诺逻辑和偏斜逻辑门的电路结构,结合并行前缀加法器的优点,设计实现了一款64位高性能整数加......
