【摘 要】
：
合理公平的仲裁策略可以高效分配硬件资源,有效地兼顾各个设备性能需求,最大限度地发挥系统效率.本文描述了X-DSP DMA控制器中多个部件仲裁机制的设计与实现.通用通道采用物
【机 构】
：
国防科技大学计算机学院长沙410073
【出 处】
：
第十七届计算机工程与工艺年会暨第三届微处理器技术论坛
论文部分内容阅读
合理公平的仲裁策略可以高效分配硬件资源,有效地兼顾各个设备性能需求,最大限度地发挥系统效率.本文描述了X-DSP DMA控制器中多个部件仲裁机制的设计与实现.通用通道采用物理通道优先级固定和逻辑通道优先级可配置的仲裁策略,满足了用户对传输顺序的控制,提供了较大的灵活性.专用通道综合使用固定优先级和等概率轮转仲裁策略,其赋予仿真测试(ET)部件访问请求最高优先级,满足了ET性能需要,同时对核外请求采用等概率轮转策略,能公平使用专用通道使硬件资源.总线采用集中式总线仲裁机制,降低了多总线带来的仲裁开销,实现了较均衡的总线服务配比.
其他文献
本文提出了一种基于两级域Cache一致性(CC,Cache Coherent)扩展协议的报文路径信息在(C++ (SystemC)、Verilog)软硬件混合语言验证系统中的提取与可视化方法.该方法首先
网络安全态势感知是当前分析复杂网络安全态势的有效方法之一。本文描述了网络安全态势感知的概念和模型，提出了基于多源数据融合的网络安全态势感知模型。采取基于信息融
随着计算机发展水平的提高，数字信号处理器正逐渐转向大规模、高精度、宽并行方向发展。在高速数字信号处理中,由于浮点数能够提供较高的精度和较大的数据表示范围,浮点运算已
本文设计和实现了一款高速图像匹配处理加速部件。它能够支持128比特接口的高速数据传输，模块化的逻辑结构，以及针对图像匹配需求的高速处理电路。重点研究了该部件的算法，
在多核处理器中，如何提高多核的并行处理能力和实现更高的存储带宽是研究的重点，而高效的输入缓冲是在较少的资源开销下提高多核处理器上下级间的传输效率和实际带宽利用率
Cache/SRAM可配置的数据存储器可根据不同应用需求动态配置为Cache、SRAM等多种访存模式,能明显提高嵌入式DSP使用的灵活性和存储效率.本文基于自主研发的一款高性能DSP
本文介绍一款采用半定制设计方法设计的32位乘法器.本设计以传统的乘法器设计为基础，通过改进的基4 booth编码方式有效地减少了部分积的个数，并基于40nm工艺下的标准单元搭
针对常规方法无法获得最优PID控制器参数的缺点,提出一种基于蚁群神经网络的PID控制器参数优化方法(ACO-RBFNN).ACO-RBFNN将PID控制器的3个参数作为RBF神经网络的输入,系统的
内存系统性能存在不确定性。内存系统带宽压力较大时，内存系统排队延迟占据访存延迟绝大部分。内存系统排队延迟取决于访存请求到达速率和内存命令处理速率。内存命令处理