【摘 要】
：
射频系统封装(RF SiP)技术对于未来无线通信系统的小型化来说,是一项非常具有吸引性的技术. 因为这项技术可以让无线系统变得更小,更智能,更轻巧,更便宜,更可靠.这篇文章重点展示了一款基于刚柔性基板弯折形成三维堆叠的RF SiP设计和实现,这项设计实现了一款微基站射频前端部分的系统集成.这款RF SiP最终封装尺寸为5cm*5.25cm*0.8cm,其中集成了超过33颗有源芯片和超过600颗无源
论文部分内容阅读
射频系统封装(RF SiP)技术对于未来无线通信系统的小型化来说,是一项非常具有吸引性的技术. 因为这项技术可以让无线系统变得更小,更智能,更轻巧,更便宜,更可靠.这篇文章重点展示了一款基于刚柔性基板弯折形成三维堆叠的RF SiP设计和实现,这项设计实现了一款微基站射频前端部分的系统集成.这款RF SiP最终封装尺寸为5cm*5.25cm*0.8cm,其中集成了超过33颗有源芯片和超过600颗无源器件.整个RF SiP的设计过程包括系统封装整体设计、基板设计和结构热管理评估.首先,文章介绍了整个系统的框架,封装结构和组装流程,重点介绍了三维堆叠结构和刚柔性的基板.其次,基板设计部分主要包括传输线的信号完整性和电源分配网络的电源完整性评估分析.经过仿真,发现经过刚柔转换区域的单端传输线(射频信号)捅入损耗小于0.38dB,差分传输线(时钟信号)质量满足眼图要求.整个电源分配网络的直流压降小于6mV,而最大电流密度3370A/cm2,远小于IPC制定的最大载流能力标准值.最后,整个系统封装的结构通过有限体仿真进行评估.对于真实的封装结构进行抽象得到等效建模,仿真显示该RFSiP在常温环境(20℃)空气对流条件下,最大芯片结温低于79.3℃,在极端环境(60℃)且采用强制空气对流条件下,最大芯片结温低于91.1℃.这款RF SiP能保证所有芯片结温都能低于95℃,因此显示其良好的散热特性以及在微基站中的应用可行性.
其他文献
“摩尔定律”提出将近五十多年来，随着半导体器件工艺平面微缩化业已进入10纳米特征尺寸以下，逐步接近平面工艺的物理极限。为了进一步提高半导体存储器器件的集成度，减小单个器件的生产成本，需要突破传统二维工艺的界限，将存储器器件的制备向三维空间扩展，形成了一系列独特的三维器件结构。目前，以三维NAND快闪存储器为代表的三维存储器已经成为目前全球半导体集成电路产业发展的一个全新领域和技术热点。当然，一种新
双频带滤波器在现代通信系统中起着重要的作用.已经有了很多关于双频带滤波器综合方法 的研究.特征函数频率转换技术是其中的一个重要方法.该方法将一个单频带低通原型通过频率转换得到双频率滤波器低通原型.得到滤波器的特征函数后，可以根据特征函数多项式系数构造传输和反射特性S24和S44.而根据滤波器耦合矩阵也可以计算得到传输和反射特性.
本论文主要研究Hf-Ti-O薄膜作为栅介质材料的MOS和ETSOI MOSFET器件性能.通过MOS器件性能研究,得到以Hf-Ti-O薄膜作为栅介质材料具有优异的电学性能,其EOT能达到～0.77 nm,同时平带电压弛豫为～4 mV,栅电流为0.33 A/cm2@Vg=Vfb-1V.为了进一步研究Hf-Ti-O薄膜在器件中的应用,我们采用ETSOI衬底,制备了沟道长度为25 nm的MOSFET器件
本制造高性能的自选择存储单元，对于阻变存储器大规模三维集成有很重要的意义.本文提出了一种具有高性能的HfO2/MIEC结构的自选择阻变存储器，并第一次把它集成累了一个4层的三维垂直结构的阵列里.该器件有很多优秀的性能，比如：极低的漏电(＜0.1pA)，很高的非线性，高耐久性并且有很好的抗读写干扰的性质.
数字移相器是用来改变传输信号相位的器件,在相控阵雷达、卫星通讯、通信基站、航空航天等领域中有着广泛的应用前景,而相控阵雷达是移相器最为重要的应用领域,移相器部件的性能决定了T/R组件设计的成败,其成本、性能、质量、体积、可靠性直接影响着相控阵雷达系统的相应指标.在多位级联数字移相器中,加载线式拓扑由于其结构简单,常常用于小相位移相器电路的设计,但存在负载微带电长度较长,面积较大的缺点；全通式拓扑因
本文针对双码字、双天线的TD-LTE下行链路串行结构设计了一种新型的空间复用预编码和资源映射模块.传统的空间复用预编码模块无法对串行结构中两个码字进行分时串行处理，导致在预编码之前需要添加缓存模块，增加了系统的存储器开销.本文通过对空间复用预编码系数矩阵进行矩阵变换，剥离出两个码字间的加法操作，从而实现对两个码字进行分时串行处理.同时，本文结合资源映射模块的特点，移植了空间复用预编码模块对两个码字
本文通过低温电导法和TZDB、TDDB等测试手段对比分析了NO&FGA退火处理对SiC/SiO2界面以及SiO2介质质量的影响.研究发现,单独的FGA退火对于降低界面态效果有限,NO&FGA综合处理手段则能够有效地降低SiC/SiO2的界面态.经过FGA退火处理后,样品的F-N隧穿势垒,击穿场强以及击穿电荷分别从2.42 eV,10 MV/cm,1mC/cm2提升到了2.62 eV,10.7 MV
本文首次证实了阳离子基阻变存储器中能够造成复位失效的negative-SET现象是由于导电细丝的过生长造成的。而且首次提出了用石墨烯作为离子阻挡层从根本上解决这种negative-SET现象。另外，这种基于石墨烯插层的阻变器件表现出较好的阻变性能。这些发现有助于更加充分的理解阳离子基阻变存储器的内部机理，并且对以后器件的进一步优化提供指导。
Abstract: Overshoot stress (stimulating the actual IC operating condition) on an ultra-thin HfO2 (EOT～0.8 nm) high-κ layer is investigated, which reveals that overshoot is of great importance to high-
本文采用多次沉积-退火技术制造后栅工艺高k金属栅MOSFET,以达到降低栅泄漏电流以及提高器件性能的目的。我们系统地研究了经过多次沉积-退火工艺后的PMOS的电学特性以及时变击穿特性,其中多次沉积退火工艺条件包括沉积/退火次数,每次沉积/退火的退火时间以及总退火时间。实验结果显示,增加沉积/退火次数(从1次增加至2次)及每次沉积/退火的退火时间(从15s增加至30s)使栅泄漏电流增加约一个数量级,