随着CMOS集成电路工艺已经来到5nm技术节点,传统的Si基MOSFET的特征尺寸和器件结构已经达到了它们的理论物理极限,从而限制了CMOS集成电路向高性能、高集成度方向的发展。为了满足MOSFET特征尺寸按等比例缩小的需求,同时克服小尺寸效应引起的一系列影响器件性能的障碍,需要从衬底材料、栅介质材料以及器件结构这三方面去打破传统技术的瓶颈。Ga As由于其具有高的电子迁移率和大的带隙宽度,并具有优越的抗辐射能力和光电转换能力,因此以Ga As半导体为沟道的MOSFET具有更大工作温度范围、更高的速度特性以及更低的静态功耗。然而Ga As资源稀缺,机械强度弱,而且随着MOSFET尺寸进一步缩小,容易产生小尺寸效应,这些都会降低Ga As MOSFET的性能,为了克服Ga As材料的缺陷并且保留Ga As材料的优点,Ga As-OI MOSFET可以很好地解决这个问题。Ga As-OI衬底结合了Ga As材料的优势及SOI（Silicon-on-Insulator）的结构优点（工作速度快、功耗小和耐高温等）。但同时,Ga As材料表面容易氧化形成缺陷而导致界面特性变差,所以需要对Ga As表面进行钝化处理以改善界面特性。另外,为了进一步降低器件的亚阈值斜率以降低器件的功耗,可以采用具有负电容效应的铁电材料来作为Ga As-OI MOSFET的栅介质材料,从而进一步提高器件的性能,顺应CMOS未来的发展趋势。本论文主要从模拟仿真和实验两个方面开展工作,研究了以Ga As/Al2O3/Si O2/Si为衬底的Ga As-OI MOSFET的电学特性和高k栅介质Ga As MOS器件的界面特性。模拟仿真方面进行的的主要工作内容包含:（1）使用Silvaco TCAD仿真软件建立了以Ga As/Al2O3/Si O2/Si为衬底的Ga As-OI MOSFET,探究了量子约束效应以及Al2O3过渡层对器件电学特性的影响。研究结果表明,量子约束效应模型的加入以及Al2O3过渡层的使用,能够使器件的亚阈值斜率减小到91,开关比达到1010;（2）在前者的结构基础上,探究了掺杂浓度、沟道厚度、栅介质介电常数等结构和物理参数对器件的开关特性、阈值电压以及短沟道效应的影响规律。研究结果表明,随着沟道厚度的增加,阈值电压、开态电流、关态电流和短沟道效应都呈增大的趋势,而随着沟道长度的增加,开关态电流都逐渐减小,而阈值电压逐渐增大;（3）在（2）的结论和器件结构基础上,在高k材料上加入了一层铁电薄膜材料,形成了MFIS（金属/铁电层/绝缘层/半导体）结构的负电容场效应晶体管,并探究了铁电层厚度、绝缘层厚度以及Ga As沟道厚度对器件亚阈值斜率的影响规律。研究结果表明,铁电层的加入有效地减小了亚阈值斜率,能够降到52.6m V/dec,而且随着铁电层厚度的增加,亚阈值斜率逐渐减小,而随着绝缘层和沟道层厚度的增加,亚阈值斜率逐渐增大。实验方面开展的工作包括:（1）以Hf Al O作为栅介质材料,探究了Al N钝化层对Ga As MOS器件的界面特性和电特性的影响,研究结果表明,Al N具有很好地钝化作用,使界面态密度减少到7.2×1012 cm-2e V-1,积累电容增大到130.9p F;（2）在（1）的结论基础上,研究了N元素引入Hf Al O中对Ga As MOS器件的界面特性和电特性的影响。结果表明,Hf Al ON/Al N MOS器件具有更陡峭的耗尽斜率以及更大的积累电容,界面态密度减小到1.1×1012 cm-2e V-1,积累电容增大到170.4p F。而且,当Hf Al ON中Hf/Al的比例为1:1时,器件的积累电容最大,C-V曲线回滞最小,进一步有效减小界面态密度,提高介质层k值。