论文部分内容阅读
本文研究的重点是图像增强算法的硬件实现，利用FPGA自身所具有的大规模并行计算的特点，对图像增强系统进行了硬件加速，以达到图像增强实时处理。首先，设计了图像增强系统的硬件平台，本着低成本、低功耗、实时处理等特性，通过对比分析，最终确定采用Altera公司的CycloneIV系列FPGA芯片EP4CE10E22C8N作为主控芯片，该芯片主要负责对外围器件的控制管理和图像增强算法的硬件实现。视频接口部分，根据客户实际需求，一共设计了两种视频接口：模拟接口和HDMI接口，可以分别从模拟摄像机和HDMI视频播放器采集视频数据，采集到的数据，通过相应的视频解码芯片处理后转换成数字信号，该数字信号由FPGA进行增强处理后，再通过相应的视频接口传输给显示装置，显示装置显示的就是由FPGA处理后的视频信息。 外围器件的控制模块和图像增强算法采用Verilog HDL硬件编程语言编写，外围控制模块主要是编解码芯片的配置，本系统用FPGA通过I2C总线进行配置，图像增强算法通过硬件语言编写后，实现了图像增强算法的并行计算，最后在Modlesim6.5下进行了仿真验证，在QuartursII10.1的环境下进行了综合布局布线，以及时序分析。整个设计已通过实际测试，图像增强的效果达到了预期的目的。