人工智能作为一个曾经让人感到很遥远的词,往往只出现在各种影视作品中,然而现如今,这个词已经渐渐的深入到我们的生活中来。商品识别,人脸检测,面容支付,语音控制等等这些基于人工智能的技术极大的方便了我们的生活。而这些技术的发展也离不开优化的算法,诸如卷积神经网络的不断发展以及具有强大算力的硬件设备的支持。随着所需处理的数据量愈发庞大,目前的冯诺依曼结构由于速度的限制可能在不久的将来成为人工智能发展的瓶颈。为此,存内计算的概念会是一个有效的解决方案。本文设计了一种可用于卷积神经网络计算的静态随机存储器（Static Random-Access Memory,SRAM）芯片。其通过在现有的SRAM乘法结构电路中加入参考列,在计算过程中提供参考电压以区分正数与负数,实现了存内正负数乘法的计算。并在此基础上,在位线上加入跨列开关,形成了新的计算通道,并对字线信号进行处理,通过移位寄存的方式移动带有权值的字线信号,这样就可以控制每次计算时位线放电的路径。同时还提出一种全新的数据存储模式,将数据分区存储,并按照卷积计算中卷积核的移动顺序将数据按列存储到阵列中。该存储模式与所设计电路相匹配,两者相结合可以在卷积运算中不需更新阵列所存储的数据来实现卷积核移动的计算效果,可以很好的减少频繁对相同数据的写入而造成的功耗浪费。此外还在阵列下方加入了电容组,将每次卷积核移动一次计算的数据存入其中,与下次移动计算而得的数据进行比较,这样在卷积结束后就得到了一个最大值,由于本文的存储模式是分区分块存储,这样就可以得到卷积神经网络中第一次池化层的输出结果。本设计还完成了28nm工艺下仿真分析与版图绘制,并对功耗以及读写裕度进行了分析,从仿真结果可以看出本电路在计算时所带来的功耗优势是巨大的,此外还对芯片各个模块的位置以及整合做出了规划。