随着电子设备在商业、工业及军事等领域的广泛使用,集成电路技术得到前所未有的发展。测试是集成电路产品生产过程中不可或缺的一部分,它能够保证产品设计、制造的正确性以及可靠性。电路设计方法的日益复杂化和半导体制造工艺技术的不断进步,使集成电路本身面临着更高的缺陷密度,测试成本在总成本中所占比例不断增大。为了降低产品总成本,降低测试成本首当其冲,因此,提高测试技术成为关键。MRAM是一种具有众多优良特性的新型磁性随机存储器,它被认为是电子设备中的理想存储器。本论文以MRAM作为研究对象,研究能够满足测试指标的适用于MRAM的集成电路测试方法。本文的主要研究工作如下:(1)根据MRAM的结构特点,建立了MRAM的故障模型,对当前提出的RP15N算法进行改进,提出了RP17N算法,并将该算法扩展到了字定向的MRAM,提出了RP17NW算法。(2)采用Top-down的方法,建立了MRAM的总体测试电路结构,并对其中的每一个子模块的电路具体实现进行了详细设计。(3)分别用Mentor公司的ModelSim SE 6.2e和Synplicity公司的Synplify Pro 8.1对测试电路进行了功能仿真和逻辑综合,并在Xilinx ISE 8.1i下完成了时序仿真。仿真和综合结果表明,本文所提出的测试算法和设计的MRAM BIST测试电路结构,在满足各种测试指标的前提下,能够完成MRAM测试,实现了故障覆盖率、面积、功耗与速率的折衷。