集成电路飞速发展,硅基CMOS技术关键尺寸已经越来越小,被行业奉为金科玉律的“摩尔定律”面临失效的境况。身处“后摩尔时代”,芯片的发展跟随着应用的发展而前进,更新迭代越来越缓慢。现已无法再单纯依靠缩小尺寸以提高集成度。在暂时无法以其他材料完全替代硅的情况下,只能寻找其他方式实现芯片性能的进一步提高。高难度工艺和高成本是某些高性能芯片难以批量生产的重要原因。本文针对以上问题提出了一种性能优、可行性高且工艺简单的纵向结构集成电路基本单元。具体内容如下:文章首先对一些常规的CMOS技术做了介绍,其中包括传统的平面金属氧化物半导体场效应晶体管、三维立体的鳍型场效应晶体管和全包围栅极场效应晶体管的结构和某些特殊的工艺过程。然后介绍了一些具有纵向结构的晶体管,并分析了它们的优缺点。由此引出本文的核心结构——一种新型的纵向结构CMOS基本单元,该晶体管结构以常规的晶体硅作为基底,源极可以采用多种材料,如晶体硅、晶体锗和锗硅材料等。其结构特征还有:（1）源极在中央,四周环绕栅极,多面沟道导电;（2）N型器件纵向结构从上至下为:N+层源极—P层沟道—N-缓冲区—N+漏极,或者是N+层源极—N-缓冲区—P层沟道—N-缓冲区—N+漏极两种结构,而P型器件则为杂质类型刚好相反的结构;（3）既可以单个器件导电,也可以多个器件共用栅极或者共用源极导电。紧接着文章从微米级工艺的器件结构出发,给出了详尽的工艺流程设计,该设计主要从工艺的可行性和制造成本上面考虑。除了简单工艺的设计,还提出了改进的源区自对准工艺,以减小单个MOS基本单元的平面面积,进而提高集成度。然后利用Sentaurus仿真工具对器件结构进行了二维和三维的建模,并且做了包括直流特性和频率特性等一系列电学性能仿真。当沟道长度为7nm时,该器件的阈值电压约0.43V,电流开关比在10~5～10~6范围内,亚阈值摆幅为73.63 m V/dec,截止频率约5.5THz。这些电学仿真特性远好于已知的同尺寸高性能场效应晶体管。在文章结尾处,给出了以本文工艺流片为基础的版图设计,利用L-edit工具设计了六次光刻工艺的掩模版图形,版图由六种不同的晶体管平面图案构成。最后对所提出的新型纵向CMOS基本单元的应用前景做了分析。由于其优良的电学特性,该结构十分适合应用于理想开关、动态随机存取存储器和射频芯片中。