论文部分内容阅读
锁相环最大的应用价值是能够从极具嘈杂的环境中提出精准信号,这使其被广泛地应用在通信领域,如无线收发系统的本振信号锁定。在PLL环路中压控振荡器是必需的部分,其相位噪声指标决定了无线收发机的性能,但由于集成电感较低的品质因数、晶体管的闪烁噪声及供电模块的噪声等因素,工作在高频段的低相位噪声压控振荡器的设计成为了难点。本文基于COMS工艺设计的S波段LC VCO实现了很好的相位噪声性能,可以给无线通信系统提供良好的本地振荡信号。本文首先介绍了振荡器的发展现状及工作原理,其次阐述了压控振荡器的数学模型和重要性能参数,对比分析了LC VCO和环形振荡器的电路结构,最后结合PLL的应用要求,对LC VCO结构进行了设计。整体电路设计分为两个方面:其一,在降低LC VCO自身噪声和扩大调谐范围方面,设计了新型开关电容阵列,实现了数字调谐;使用了噪声滤波技术,减少了外界噪声干扰;优化了集成电感,提高了谐振网络品质因数。其二,在降低电源模块线性稳压器的噪声方面,设计了预稳压模块结构的LDO,精简了带隙基准电路,并将两个误差放大器共用一个电流镜电路,降低了误差放大器的噪声。在版图设计方面,从减少寄生电阻电容、满足谐振网路对称性角度规划了LC VCO版图;从整体布局和降低噪声角度设计了LDO版图,并与PLL整体版图相匹配。提取寄生参数后对LC VCO和电源模块LDO进行了仿真,仿真结果均达到设计要求。在流片期间设计了PCB测试板,并对整体PLL芯片的各项性能指标完成了测试,其中还重点测试了不同噪声的LDO对LC VCO相位噪声的影响,测试结果均达到设计要求。本文基于0.35μm CMOS工艺,设计了一款应用于锁相环的低相位噪声LC VCO,并进行了流片验证。芯片测试结果为:电源电压为3.3V时,调谐范围为1.95GHz~2.4GHz;输出频率为2GHz时,相位噪声为-110.8dBc/Hz@100kHz,-132.8dBc/Hz@1MHz,功耗为34m W,满足PLL的使用要求。