直接数字频率合成(DDS)技术是继直接模拟频率合成技术、间接模拟频率合成技术后的第三代频率合成技术,由于其相对于其他频率合成技术具有频率分辨率高、频率转换时间快、相位连续性好、相位噪声低等优势,被广泛应用于通讯系统、遥测遥感、电力电子等领域。直接数字频率合成器主要由相位累加器、相幅转换器、数模转换器和低通滤波器四部分组成。传统DDS的设计主要是基于查找表实现的,即将输出相位所对应的幅度值存储于ROM中,通过寻址的方式输出所需波形。尽管查找表法结构简单,易于实现,但其精度受ROM存储容量限制,高精度的输出需要大的ROM存储容量,这样就必须占用大的芯片面积和功耗。本文采用CORDIC算法单元代替查找表结构来实现DDS系统,通过对CORDIC算法的改进,提出一种能够占用较少资源的CORDIC算法结构,运用于DDS系统电路的设计。论文首先介绍了频率合成的基本概念,给出了三种频率合成技术的优缺点,并着重介绍了DDS的发展状况。接着详细分析了DDS的基本原理结构和杂散原因,总结了已有的几种ROM压缩算法,并对传统CORDIC算法进行了深入的研究。由于传统CORDIC算法需要计算每级迭代的旋转方向,不但降低了算法的运算速度,同时需要占用较大的系统资源,为此本文提出一种改进的CORDIC算法,该算法能够提前计算部分迭代的旋转方向,经过Modelsim和Quartus软件仿真验证,该算法不但提高了系统输出精度,而且占用较少的存储资源,节省了系统资源。文章最后采用ASIC设计流程完成DDS系统的前端设计,基于中芯国际0.35um标准单元工艺库进行逻辑综合,得到综合后的电路面积约为30000um2,功耗约为136mW。