随着新时代科技的迅猛发展,应用在工程上的模数转换器（ADC）类型不胜枚举,其中逐次逼近型模数转换器（SAR ADC）凭借着速度和精度中等、功耗和成本低、结构简单等综合优势脱颖而出,并广泛应用在便携式仪表、工业控制以及数据/信号采集等领域。本文基于1.2V低电压环境下设计了一款采样速率为5MSps、转换精度为12位的SAR ADC。论文首先讲述了ADC的工作原理及主要的性能参数并对几种主流的ADC类型进行了分析与比较,其次完成了SAR ADC中重要模块电路的设计并进行了整体电路的前仿真,最后完成了版图设计并进行了整体电路的后仿真。本文主要设计内容包括:第一,针对模数转换器（DAC）电容阵列设计,使用了分段式电容阵列结构,节约了大量面积;在电容和开关的连接方式上,采用的是将每个单位电容都与独立的开关连接构成一个整体小单元的结构,使其在版图设计时能够进行整体版图匹配,既解决了电容之间的匹配问题,又解决了电容与开关之间的版图匹配问题,从而降低了开关的电荷注入效应对DAC精度的影响。第二,对比较器模块电路的设计,采用的是三级预放大器级联加锁存器的结构,并利用输出失调存储（OOS）的方法来消除预放大器的失调电压。第三,针对采样/保持开关的电荷注入效应和时钟馈通误差等非理想因素对电路精度的影响,文中提出了一种互补CMOS加dummy管的开关结构有效的解决了此问题。第四,完成了对逻辑控制电路的设计,在实现为DAC电容阵列里的模拟开关提供控制信号的同时输出N位数字编码信号。本文基于SMIC 0.13μm标准CMOS工艺完成了对SAR ADC电路的设计与仿真,版图总面积为445μm×130μm。由后仿真结果显示信噪比（SNR）为67.60d B,信噪失真比（SNDR）为64.36d B,无杂散动态范围（SFDR）为67.97d B,总谐波失真（THD）为-65.78d B,微分非线性误差（DNL）为（-0.41～0.56）LSB,积分非线性误差（INL）为（-0.76～0.04）LSB,有效位数（ENOB）为10.4bit,功耗为1.2m V,品质因数（FOM）为178f J/conversion-step。