在超深亚微米工艺下，长总线时延成为了影响系统整体性能的重要因素。然而，电路中寄生元件作用日益显著，严重的串扰效应，使得总线的实际时延加倍，因此，针对总线的串扰效应开展容错设计和测试非常重要。总线的串扰效应取决于相邻向量间的信号跳变及其发生时间，既可以通过限制或错开信号跳变来容忍串扰效应，又可以通过特殊的跳变信号组合来测试最坏情况下的总线串扰效应。本文的创新贡献主要有以下几个方面：　　 1.提出了一种基于码字选择的串扰避免编码(SCAC)，并提出了一种基于SCAC和三模冗余(TMR)的片上网络容错路由器设计方法，可同时容忍串扰效应和软错误。　　 1.1以往的串扰避免编码不支持纠错，需要添加ECC校验总线，而且为了进一步避免校验总线上的串扰，还需增加保护线。基于码字选择的串扰避免编码是从一个较大的串扰避免码字集合中选出容错子集合，用于对总线数据的编码。这样，它既可以避免总线上发生串扰效应，又具有单比特纠错能力。与国际同类方法相比，本方法将ECC编码融入串扰避免编码，不再需要使用屏蔽线或复制线来保护校验总线，显著减少了导线开销。对总线系统的实验表明，导线开销可以减少6％-44％，并可有效改善总线的功耗和时延。　　 1.2 SCAC可适用于设计高可靠的片上网络路由器，以较小的硬件开销实现对片上网络中软错误和串扰故障的同时容忍。本文提出的基于SCAC-TMR的片上网络容错路由器，将数据转化成SCAC码字在片上网络中传输，并采用TMR保护路由器中的控制寄存器。实验结果表明，它比以往的TS-HC-TMR方法节省20％的面积开销，减少49％的功耗开销。更重要的是，由于SCAC编码避免了在通道中产生导致大时延的信号跳变，本方法可以缓解总线信号传输时延，提高片上网络的整体性能。　　 2.提出了一种基于信号跳变时刻调整的片上网络串扰容忍方法，以少量硬件开销有效提升了片上网络系统的性能。　　 借助片上网络的特征来容忍串扰效应，与一般总线的串扰容错方法相比，可以显著减少硬件开销。基于信号跳变时刻调整的串扰容忍方法，利用了片上网络的存储转发机制，在路由器中预测可能导致的串扰故障。然后，通过调整信号跳变时刻来避免潜在串扰故障的发生。互连线的HSPICE模拟实验表明，本方法在不添加任何额外导线的情况下，达到了插入屏蔽线时的时延减少效果。与国际上采用双轨编码、串扰避免编码、或者可变传输周期的方法相比，本方法将总线性能提高了31％以上，并且减少了25％以上的面积开销。　　 3.提出了一种考虑总线串扰的指令级测试程序生成方法，有效精简了测试集，实现了处理器的基于软件的自测试。　　 本文提出的指令级测试程序生成方法，定义了扩展指令，利用数据挖掘自动抽取扩展指令与信号之间的映射关系，能将门级生成的测试向量自动转化成由指令构成的测试程序。同时，本方法根据欧拉回路遍历覆盖MT故障的向量空间，得到精简的MT测试集，实现了总线串扰故障的指令级测试。针对Parwan处理器的实验表明，本方法单固定型故障覆盖率为94.8％，在现有的SBST方法中是最高的。与基于随机测试的SBST方法相比，本方法节省了57％测试数据，且测试时间仅为其1/13。针对总线的串扰故障，覆盖MT故障的精简测试集用测试序列替代成对的测试向量，向量数目仅是原始测试集的1/4，测试时间仅是原始集合的1/3。