随着FPGA的广泛的使用,其通信的安全功能日益受到关注。在通信中采用相应的加密算法如RC4等算法来实现安全通信是不二的选择。但是无论采用哪种加密算法,其加密或者解密的时候都会进行大量的计算,因而会大大增加CPU的负担。尤其是针对一些特定的应用场合,例如使用太阳能供电的能源受限的嵌入式系统。通过编写相应的硬件加速IP核来解决因加密算法的复杂性而带来的相应问题具有积极的意义。由于直接使用HDL语言来实现RC4加密算法的硬件加速IP核难度非常大,本文采用C语言实现算法,在算法验证后再通过相关的工具转换成HDL模块,极大的简化了IP核的设计。论文讨论了RC4加密算法C语言的实现以及相关的软件测试方法,在此基础上,分析了RC4算法的HDL文件生成,实现了与Avalon总线的互联和RC4加密算法加速IP核SOPC元件生成。进行了测试平台SOPC系统设计,其内容包括对Nios II处理器、SDRAM控制器、时钟锁相环、通信端口等合理配置,建立BSP以及相应软件环境,编写了软、硬件性能测试程序,实现了最后的系统集成,并完成了系统的全面测试。实验结果说明,即使在开启了编译器优化的情况下,RC4加密算法的硬件加速IP核和纯软件实现相比效率也有接近2倍的提升。如果将IP核的数据传输由硬件实现,其加速效果就更好。本文所讨论的方法大大简化IP核的设计,为这类硬件加速IP核的设计探索了切实可行的途径。