论文部分内容阅读
随着VLSI芯片集成度的不断提高，其设计的复杂度和规模亦不断增大，迫切需要研究一种高效快速的并行功能模拟验证工具，并对VHDL描述的电路设计进行模拟。本文以此为背景，对由VHDL描述的设计进行模拟的基于COW平台的并行模拟算法进行研究。 VHDL硬件描述语言是IC—CAD设计领域广泛使用的标准硬件描述语言。本文首先对VHDL的发展和特点，模拟模型，常用的模拟算法进行综述，并介绍了并行处理的硬件系统及其并行环境下的支撑软件，其中着重叙述了COW平台上所采用的高效的编程环境MPI，并阐述了并行模拟算法的基本构成：确立、划分、通讯和同步。在此基础上，提出了一种数字系统并行设计和模拟的系统框架及其并行模拟算法。该算法针对具体的环境(如：硬件平台采用COW)，增加了排序功能，采用了高效的划分策略，改进了传统的TimeWarp模拟方法和LP的发送机制，采用了新的数据存储模式和方法。算法分析表明，与传统的TimeWarp相比，该算法能够有效的调度和利用环境资源，并行效率高。 在COW平台和windows、MPI环境下，采用面向对象的设计方法，对算法进行了编程实现。设计和实现了LP，Node，Communicator，VirtualTime，Signal，Event等对象。特别着重对算法的重要组成部分LP，Node，Communicator这三个对象的详细设计进行了描述，它们是算法实现的基础。论文最后 太原理I’.人学博十(硕十)研究生学位论文给出了门级电路规模为{100、200、400、800}，{1000、2000、4000、8000}，(10000、20000、40000、80000}的三组电路，且测试环境LP个数分别为4和8的模拟结果。该结果与算法的理论分析相符合，具有并行高效的特点。算法实现所采用的面向对象的方法以及开发的基类，为以后模拟器的完善和功能扩展及复用奠定了基础。