FinFET技术已经成为先进工艺制程的主流技术，并将会继续应用到新的技术代中。然而FinFET技术也面临着巨大的挑战:一方面随着晶体管器件尺寸的不断微缩，纯硅沟道FinFET技术的研发和生产已变得非常困难;另一方面，随着等效氧化层厚度的不断减小，高k层的可靠性也变得越来越重要。SiGe/Ge单晶具有比Si更高的空穴迁移率，极有可能作为沟道材料应用到10nm及其以下节点中，但是新沟道材料的引入对集成电路工艺是个巨大的挑战，尤其是在与硅基工艺的兼容性、在硅上的高质量集成等问题上，仍需要大量的工作。同时随着技术节点的推进，高k层的可靠性成为制约器件寿命的重要因素，而电路与工艺关系的日益紧密使得高k层的SILC特性逐渐成为近年来学术界和产业界的研究重点。　　针对以上问题，本论文在中国科学院微电子研究所先导中心体硅FinFET器件的研究基础上，对SiGe沟道FinFET器件进行了系统的TCAD仿真研究及器件制备研究，并对新材料的晶格失配问题和高k材料的SILC可靠性问题进行了深入的研究。本论文的主要工作和成果如下:　　1)国内首次在八时体硅硅片上制备了应变SiGe沟道HKMG FinFET器件，并针对栅介质堆栈结构进行了优化。　　a)利用Sentaurus TCAD仿真软件完成了对SiGe沟道FinFET器件的仿真工作，验证了应变SiGe沟道FinFET比体硅FinFET有着更好的驱动电流，在10nm及7nm节点有很好的应用前景;利用IFM方法分析了掺杂分布对RDF的影响，结果表明SiGe FinFET在控制RDF上有很好的前景。　　b)在体硅FinFET的基础上，开发了适用于SiGe的新工艺模块，如SiGe外延、fin刻蚀、氧化控制及退火等，最终制备了不同栅长(500～25nm)的基于全后栅工艺的SiGe沟道HKMG FinFET器件，并完成了器件测试。　　c)在HKMG堆栈层中引入ALD O3及Al2O3来改善SiGe与氧化铪之间的界面，使得器件的亚阈值摆幅及驱动电流都得到了明显的改善;通过提取饱和区的空穴迁移率证明了SiGe FinFET有着更高的迁移率。　　2)针对晶格失配问题，首次提出了纳米自由fin上外延（epitaxy on nano-scalefreestanding fin，ENFF）方法，并成功实现了SiGe材料的集成及相关器件的制备。　　a)通过有限维衬底外延理论计算得到，ENFF能有效地释放系统的总应变能，减少产生位错的概率;当fin宽小于10nm时，可以实现Ge材料的无限外延，同时FF可为外延材料提供有效的压应力。　　b)成功开发了兼容于SiGe沟道FinFET工艺流程的FF工艺模块，包括叠层Hold结构、SiGe选择性刻蚀、FF上SiGe外延等，实现了Ge组分为45％的SiGe外延;通过控制烘烤(baking)温度得到了不同FF形貌，从而得到了不同的外延形貌，并对其生长机理进行了分析。　　c)针对不同形貌的外延结果进行了TCAD仿真，得到了不同形貌下的应力分布及相关器件的电学特性，预示着ENFF方法在未来技术节点有着良好的应用前景。　　d)初步制备了基于ENFF的FinFET器件。器件性能良好，以Lg=100nm器件为例，SS约为70mV/dec，DIBL为45mV/V，Ion/Ioff达到1.3e4，进一步证明了ENFF方法在器件集成上有很好的可行性及应用前景。　　3)首次全面研究了高k材料的动态SILC（stress induced leakage current）特性，并首次研究了过冲(overshoot)对器件可靠性的影响。　　a)针对极薄HfO2(EOT=0.8nm)高k层进行了脉冲应力及常压应力下的SILC特性研究，实验结果表明:脉冲应力引起的SILC不仅远远小于常压应力，而且会随着频率的增加或占空比的减小而减小。　　b)对因耦合电容增加导致的过冲现象进行了TCAD仿真，通过实验提取了常压应力、脉冲应力、带有过冲的脉冲应力等三种应力下，器件十年期的工作电压分别为～1.52，～1.68和～1.43V，并提出了overshoot的等效模型。　　c)基于SILC恢复实验的实验结果，提出了基于氧空位的物理模型，解释了HfO2高k层在不同应力下的衰退恢复机理。