随着工艺和设计方法学的进步,片上系统(SoC)的设计规模越来越大,可以集成越来越多的IP核,传统的总线结构已经无法适应这种发展变化,基于计算机网络概念的片上网络(NoC)被提出来并得到广泛研究。然而,研究发现NoC中互连线上产生的功耗和延迟依然是限制系统性能的重要因素之一,因此针对互连线的研究成为当前学术界研究的一个热点问题。通过采用低摆幅技术能够有效降低互连线上的功耗和传播延迟,因此在NoC系统中应用低摆幅技术是有效的解决方案。本文在总结现有各种低摆幅电路的基础上,设计了一种基于预加重技术的低摆幅收发器结构。该收发器结构将设计的基于2-tap FIR滤波器改进的FIR filter-res发送器与双尾灵敏放大器相结合,并且将低摆幅技术引入源同步时钟策略。最后将设计的收发器结构应用于NoC路由器之间的互连,进行了仿真验证。结果表明,与采用传统的CMOS全摆幅电路相比,设计的NoC互连结构能够达到更高的数据率,并且功耗也得到明显改善。