电荷泵锁相环是一种应用范围非常广泛的电路,它是时钟数据恢复电路的基础。目前,随着集成度的提高、电源电压的不断降低,对电荷泵锁相环的噪声性能提出了更高的要求。低噪声设计逐渐成为一个难点和前沿课题。为了降低锁相环输出的噪声,论文主要从三个方面来做工作:首先是从电路结构上对传统电路进行改进,如设计低噪声的压控振荡器、无死区的鉴频鉴相器、低毛刺的电荷泵等;然后,要降低电荷泵锁相环的输出噪声,还可以从优化环路带宽着手,环路带宽的选取不同,从很大程度上影响了电荷泵锁相环的噪声性能;最后,优秀的版图设计同样可以降低电荷泵锁相环的噪声。本论文在研究二阶电荷泵锁相环的线性模型基础上,分析了环路的稳定性,并对电荷泵锁相环的各功能模块相位噪声进行建模,为低噪声锁相环提供理论依据。在电路上,根据设计低噪声锁相环的要求,本论文讨论了压控振荡器结构的选择、环路级数的选择、以及每一级差分对的负载的线性度对系统噪声的影响。并根据压控振荡器的噪声理论对压控振荡器进行低噪声设计和噪声性能的进一步改善;还根据消除鉴相死区的要求设计了高性能的鉴频鉴相器;以及从消除电荷泵的非理想效应出发设计了低毛刺的电荷泵。最后,通过优化环路带宽,使电荷泵锁相环的噪声性能得到进一步的改善。本论文采用SMIC 0.25μm工艺设计的新的结构的压控振荡器相比于传统的压控振荡器相位噪声降低了20dB;文章中还设计了一种低毛刺的电荷泵,它比传统的电荷泵的毛刺低23dB,从这些仿真结果中可知,达到了设计低噪声电荷泵锁相环的目的。