现场可编程门阵列(FPGA)器件的应用近几年来呈日渐增加之势。与ASIC相比,FPGA需要更少的研发投入和研发风险,更短的开发周期,具有更大的设计灵活性。近几年来,FPGA在价格和功耗方面不断降低,同时性能越来越高,使得FPGA越来越受到电子工程师的青睐。目前,我国采用的FPGA器件基本依赖于进口,在器件类型和封装类型方面都受到很多限制。同时,与普通的ASIC不同,FPGA不只是一个硬件问题,而是一个硬件和软件的综合问题。因此,设计开发拥有自主知识产权的FPGA芯片及其配套的计算机辅助设计工具具有十分重要的意义。　　 本论文的主要工作是针对一款自主研发并已经完成流片验证的辐射加固SOI工艺的FPGA芯片VS1000系列,以VC2008为平台,采用C语言编写设计并开发专用布局布线工具VA,使其能够支持VS1000系列。FPGA芯片硬件结构,实现布局布线。目前商业界和学术界没有可以支持该款FPGA硬件结构的布局布线工具。该工具基于VPR4.3算法,即布局采用模拟退火算法,布线采用路径搜索算法。　　 本论文针对VS1000系列FPGA的架构,完成了各种单元的时序图的建立,包括输入输出单元(IOC)、逻辑单元(LC)、全局信号单元(GC)可配置成的所有工作模式下的时序图,其中逻辑单元的可配置成的工作模式最多最复杂;完成了VS1000布线资源图的建立,包括所有互连线段与单元块输入引脚的连接、单元块输出引脚与所有互连线段的连接、以及互连线段与互连线段之间的连接,这些连接都是布线过程中可以使用的资源;完成了对全局信号布线的特殊处理,使全局信号与非全局信号各用各的布线资源,互不干扰。　　 本论文提出并实现了两种新的布线顺序:高扇出线网优先布线顺序和高关键度线网优先布线顺序。与VPR4.3中的自然顺序相比,高扇出优先顺序减少了布线迭代次数,高关键度优先顺序减少了关键路径延时。　　 针对FPGA芯片的验证和测试难题,本论文设计并实现了应用于FPGA芯片测试的导航布局布线工具。导航布局布线工具可以按照用户的要求执行布局布线,生成满足用户要求的布局布线结果,此结果用于FPGA测试,可以达到测试FPGA芯片结构中单元块和布线资源的目的。应用导航布局布线工具对VS1000进行测试,测试覆盖率达到85%。　　 本论文开发完成了针对多FPGA芯片系统布局布线的功能。由于目前国内SOI工艺的限制,VS1000FPGA规模不会很大。如果要实现一个比较大的应用,那么可以使用多芯片系统。因此,针对多芯片系统的布局布线工具是必不可少的。