频率综合器是通信、雷达以及微波测量等电子系统不可或缺的重要组成部分,决定着整个系统的性能指标。频率合成技术对航天和国防军事工业有着十分重大的意义,因此受到许多国家的重视。国内对频率合成技术的研究虽然起步较晚,但近年来进步很快。随着5G通信技术以及电子对抗系统的快速发展,对频率综合器的各项参数尤其是跳频时间提出了更高的要求。对于频率综合器的设计者来说,如何在不牺牲相位噪声、杂散等指标的前提下实现更快速的频率切换,始终是面临的一项艰巨的挑战。本文首先简要介绍了直接模拟频率合成(DAFS)、锁相式频率合成(PLLFS)以及直接数字频率合成(DDFS)三种基本频率合成方式的原理,并给出了频率综合器评价指标体系的数学定义和物理意义。对几种常见的混合频率合成方式进行了对比,分析了其优缺点。在此基础之上,以DDS与PLL环外混频合成方式为基本原型,提出了一种高速跳频的频率合成架构。该方案通过增加PLL的数量来弥补PLL锁定时间较慢的缺点,并充分利用了DDS变频速度快、频率分辨率高的优势。采用理论计算同仿真相结合的方法,对该方案的可行性进行了评估,并给出了该方案所能达到的理论指标。同时对DDS在不同参考时钟下的输出杂散进行了对比测试,发现当参考时钟频率为1.2GHz时,杂散指标最好。本文分别完成了参考功分模块、本振模块、DDS模块以及混频模块的软硬件研制,并对系统进行了联合测试。从测试结果来看,该频率源输出频率范围为750~1000MHz,相位噪声优于-115dBc/Hz@10kHz,杂散优于-60dBc,跳频时间(不包含通信时间)小于600ns,满足本课题的指标要求,并对高速跳频源的研制具有一定的参考意义。最后,本文对测试结果与理论结果的偏差进行了分析,提出了造成这种结果可能的原因,并给出了相应的解决措施。同时指出了本文存在的一些不足,并提出了进一步的改进建议。