集成电路从最初的小规模发展到现在的超大规模,芯片的性能不断增强的同时,芯片产品向智能化以及系统集成化发展的趋势也越发明显,这对集成电路的设计与可靠性研究带来了新的挑战。首先,器件的特征尺寸不断缩减,这使得芯片对静电放电（ESD）事件越发敏感;其次,伴随着高压集成电路的广泛应用,在低压集成电路领域已经日趋成熟的ESD防护方案很难直接移植到高压集成电路中。因此,对于集成电路设计与可靠性研究而言,设计适用的高压ESD防护器件至关重要。本文结合ESD防护基础理论以及流片测试分析,以设计适用的高压ESD防护器件为目标,对ESD防护中的常用基本器件可控硅（SCR）进行了研究。本文的主要研究工作与成果有:首先,阐明了ESD防护的重要意义,并介绍了ESD防护基础理论。同时,结合ESD防护设计窗口以及高压集成电路ESD防护的重点和难点,研究了几种在ESD防护领域中的常用器件,分析了它们各自的优点和存在的问题。其次,针对SCR器件容易产生闩锁效应的问题,设计了两种具有辅助触发路径的堆叠型ESD防护器件。改进的堆叠型器件在0.5 um BCD工艺下制备,传输线脉冲（TLP）测试结果表明,与传统的4-stacked SCR器件大约100 V的触发电压相比,两种新型器件的触发电压大约为61 V和52V,触发电压大幅降低。最后,针对堆叠型ESD防护器件的不足之处,设计了具有辅助泄放路径的分流型SCR器件。该SCR器件在0.5 um BCD工艺下制备,TLP测试结果表明,与新型2-stacked SCR器件相比,改进型SCR器件具有更好的品质因素（FOM）,更优秀的ESD防护性能。