随着电子电路的制造工艺和设计的迅速发展,数字电路的集成度与复杂度越来越高,可测性设计(Design For Testability,DFT)成为解决当前数字电路测试问题的主要手段。内建自测试(Built-In Self-Test,BIST)由于具有自测试和全速测试的优点成为一种主要的 DFT技术。通过电路划分可以改善数字电路的可测性,为了缩短划分测试的时间,必须进行测试调度。　　本文首先针对大规模数字集成电路测试所面临的困难,在大规模数字集成电路划分测试的基础上,研究一种基于时钟的可重构BIST。通过该可重构BIST可以对划分后的多个不同电路模块进行测试。完成了对可重构BIST结构各模块的功能仿真,并进行了综合仿真验证。然后,对有可重构BIST的大规模数字集成电路划分成多个电路模块的并行测试,在考虑测试功耗、测试资源冲突的情况下建立了测试调度模型并进行了算法设计,采用遗传算法选出最终的测试调度方案。　　验证结果表明,基于时钟可重构BIST设计可以对多个不同的电路模块进行自测试。采用遗传算法对多个电路模块的测试调度有很好的优化效果,分析总结了测试调度结果,对于大规模数字集成电路可测试性设计技术的发展具有一定的意义。