第三代移动通信系统为了支持大数据量的多媒体业务,必须在有限带宽信道上高速传输数据,由于无线信道传输媒质的不稳定性和噪声的不确定性,一般的纠错码很难达到较高要求的业务质量,在以前的移动通信系统中通常采用RS码与卷积码串行级联的信道编码方案来实现高业务质量传输。随着Turbo码的提出和相关研究的进一步深入和完善,Turbo码被确定为IMT-2000中WCDMA,CDMA2000以及TD-SCDMA等标准的信道编码方案的重要组成部分。本文首先研究了Turbo码的编译码算法,对几种典型的译码算法的优缺点进行简单分析,比较了它们的复杂度。然后结合3GPP中Turbo编码方案的具体要求,结合SW-WT技术对Constant_Max_Log_MAP这种Turbo码译码算法作了改进,并按照此算法的借鉴以往的并行译码结构的设计了一种全并行译码结构。在对该结构的Matlab模拟的基础上,本文以Verilog HDL为描述语言,对3GPP标准Turbo码译码方案下采用该种结构的turbo译码器,采用0.18um的标准单元库的VLSI设计作了研究。在VLSI设计中,结合集成电路设计方法,通过对算法在时间和空间上的详细工作模式的研究,设计了一种全新的全并行译码结构下的并行SISO译码模块,相比传统的SISO译码模块该模块在寄存器文件大小相等的情况下,却可以减少一个递归计算单元。而后我们分别采用了“自底向上”的方法对译码器的设计进行了功能验证,后仿真和简单性能测试;“自顶向下”的方法对译码器进行了综合。最后采用0.18um的军品标准单元库做了布局布线和功耗面积等的分析,重新设计了部分的标准单元和IO单元以提升译码器的可靠性和性能,使译码器能够运用于单兵战术电台等特殊领域。在改进的算法和译码结构下,通过合理设置系统参数,功能模块分割,各模块之间的参数传递,存储优化和并行计算等措施,使整个的Turbo码译码器在保证高译码速度的同时的译码迟滞明显减少;通过对标准单元和IO单元的改进和重新设计保证了译码器的可靠性和进一步提升性能。最终完成了Turbo码并行译码器的VLSI设计。