Turbo码有着接近Shannon理论极限的译码性能,它的出现在编码理论界引起了轰动,被称为二十一世纪的纠错编码。 本文主要针对Turbo码编码器与译码器的硬件实现进行了研究。首先对Turbo编译码进行了系统地分析,并对几种软输入软输出译码算法的性能及其复杂度进行了分析。其次研究了分块并行译码算法,即将整个帧长分成若干个子块,对各个子块的边界初始值进行适当的初始化,然后进行并行处理的一种算法。最后针对选定的编译码方案进行了硬件设计。本文采用了模块化设计,在对各个模块进行设计的基础上提出了一些改进的方案,在Turbo码编码器中对同步问题进行了改进,对分块并行Turbo码译码算法的硬件实现进行了研究。在设计中综合运用了“自顶向下”和“自下而上”的设计方法,通过功能模块分割,合理设置系统参数,并通过模块之间的参数传递,使Turbo码编译码器具有较好的灵活性。