新一代视频编码标准H.264以其优越的压缩性能和良好的网络亲和性,在视频实时通信、视频监控、数字电视广播、网络流媒体等领域得到了广泛的应用,它是由国际电信联盟(ITU-T)和国际标准化组织(ISO)／国际电工委员会(IEC)于2003年共同制定的。作为数字领域热点研究之一的H.264,全球支持厂家众多,市场优势明显,其算法虽然比较复杂,但运算规则简洁,而可编程逻辑器件FPGA高速强大的并行运算能力在处理H.264编码算法上有着得天独厚的优势,因而对基于FPGA的H.264编码算法的研究具有重要的意义。　　 本文在深入分析研究H.264视频编码标准基本档次算法的基础上,着重研究了整数DCT变换、量化及熵编码的算法,并在FPGA上设计各个核心算法的硬件实现电路。在整数DCT变换过程中,对核心的蝶形算法进行优化,消除中间变量,使得整数DCT变换过程由原来的四个时钟周期减少到两个时钟周期；对量化过程采用流水线操作,使得量化处理一个4×4块的时钟周期减少32个；对CAVLC熵编码过程采用状态机实现,将整个模块划分为9个小模块,简化了系统设计的复杂度,同时在熵编码数据处理前端采用流水线操作,提高了系统的处理速度。在此基础上,用VerilogHDL硬件描述语言实现各个核心算法的RTL逻辑电路,在Modelsim上进行功能仿真,并将整数变换、量化、熵编码模块集成,在ISE9.1上进行了仿真与综合,综合结果表明:系统的最大时钟频率可以达到107.204MHz。对基于FPGA的H.264编码算法系统做了很好的研究和有益的探索,设计在满足功能正确的基础上,可以较好地满足实时需求,具有一定的参考价值。