大数据时代下,现有的计算结构在面对数据密集型的应用时,会因为大量的数据搬运和带宽的限制带来能耗和延迟上的提高。为了解决访存和数据搬运造成的能耗和延迟,学界提出了基于SRAM的算术逻辑运算电路,在存储器中实现算术逻辑运算。现有基于SRAM的算术逻辑运算电路因为计算模式比较单一,在面对外界输入和存储单元之间运算的场景时,电路的性能会受到限制。本论文提出了一种新的基于SRAM的多模式算术逻辑运算电路结构,除了能够完成存储单元之间的运算这种单一运算模式之外,本论文的电路还可以实现外界输入和存储单元之间的逻辑运算,和其它基于SRAM的算术逻辑运算电路相比进一步的减少了存储器的访存次数,从而降低能耗。此外,本论文电路还同时支持位并行和位串行的计算方式,在外围计算电路的帮助下,能完成位串行和位并行的算术逻辑运算,在存储阵列有限的情况下,位串行计算方式使电路具备更大的运算吞吐量,同时位并行计算方式能够提高运算速度。本论文基于SMIC 0.13um的CMOS工艺,在1.2V的工作电压下,对电路进行了仿真和性能分析,并与其它基于SRAM的算术逻辑运算电路结构进行了性能对比。在存储单元之间运算的模式下,本论文的结构在XOR逻辑实现上有着较小的能耗,并且通过位并行计算方式,电路在多位加法运算实现上有着更低的延时;通过位串行计算方式,电路在存储阵列中实现各种算术逻辑运算时,相较于位并行结构有着更高的吞吐量。另外面对外界输入场景下的多位逻辑运算时,本论文的电路通过立即数模式的实现,在能耗和延时上有着明显的优势。最后本论文针对提出的电路结构进行了版图绘制和后仿真分析,并讨论了物理实现对电路带来的影响。