相对于其他模数转换器,过采样∑-△(Sigma delta)模数转换器具有抗干扰能力强,高分辨率,高精度,低成本的优势。而在模拟信号转换成数字信号处理中,转换精度是体现一个模数转换器性能优劣的重要指标。∑-△(Sigma delta)模数转换器采用标准CMOS工艺,对模拟部分精度要求较低,通过提高数字部分电路的复杂度来降低对模拟部分的要求,从而将设计重点从元件的精度转换到元件的速度上来,这样就克服了元件本身所引起的限制,在精度上实现很大的突破。本文主要设计了一个32路16位电流输入∑-△(Sigma delta)模数转换器的前端积分部分,控制部分以及输出的同步串行接口部分。论文从∑-△(Sigma delta)模数转换器的结构与原理入手,介绍了AD转换器前端积分电路,∑-△(Sigma delta)调制器,数字滤波,串行接口等各部分之间的联系。在前端积分部分,分别设计了参考电压源与积分电路,达到提供+4.096V参考电压以及积分时间166.5μs到1s可调性的设计要求,并利用Multisim对电路进行了仿真验证。控制部分主要是通过设计配置寄存器来实现对整个模数转换器的系统时钟,系统重置,以及积分电路中两个积分器交替转换的控制。最后是模数转换器输出部分的同步串行接口,利用Verilog语言,采用缓存串行转并行的数据,然后通过选择器依次选择输出,输出前通过并行转串行的设计思想来实现32路16位数据每一路依次输出。对编写的Verilog代码通过ISE进行了功能仿真,并在Candence里完成了综合、布局布线、时序分析、后仿真等。最后结果表明：在前端积分电路部分,通过在每条通路设计两个积分器来实现不间断转换的设计要求,电路仿真结果理想。同步串行接口部分设计思想也得到验证,能够实现将32路16位数字信号按从第一路到第三十二路每路16位顺序输出。