二维网状(mesh)的处理器阵列具有规整的结构，能够对图形图像数据进行高效处理。近年来，超大规模集成电路(VLSI)和晶片规模集成电路(WSI)的集成技术和工艺发展的越来越成熟，VLSI和WSI阵列集成密度不断提高，单一芯片上集成的处理单元数量呈指数倍增长，芯片生产使用过程中内部处理单元出现故障的概率将会大大增加。这些故障单元将会影响整个系统的可靠性，因此有必要使用有效的容错技术对含有故障处理器的VLSI阵列进行重构，从而充分发挥剩余的处理器的功效，以提高芯片的可靠性。　　 可重构多处理器阵列上的容错技术是用来重构含有故障单元的处理器阵列，以便获得最大可用的目标阵列。现有的研究成果主要侧重于重构算法的构造，还没有涉及对重构后目标阵列的同步通讯性能的研究。本文提出了两种改善目标阵列同步通讯性能的电路优化算法，用来降低目标阵列行与行之间通讯的延时，使得相邻两行处理器的通讯尽可能达到同步。实验结果表明，本文提出的算法对不同大小、不同故障率的阵列的同步通讯性能都有相应的改善。　　 现有算法对物理阵列进行重构，能够得到一个最大的目标阵列，但是有些情况并不要求得到最大规模的目标阵列，而是在不超过最大阵列的情况下，需要一个特定规模的目标阵列。本文(第四章)提出的特定阶数目标阵列同步性能优化算法，能够在兼顾阶数的同时提高目标阵列的同步性能，可以得到特定阶数的目标阵列。本文(第五章)提出新的构造特定阶目标阵列的方法：采用分治策略对目标阵列进行“删除”逻辑列操作，以此来满足对阵列阶数的要求，得到特定阶数的目标阵列。